JESD204B 接続事例: ADI AD9083 とインテル® Stratix[®] 10 FPGA

MACNICA

株式会社マクニカ アルティマカンパニー

Rev.1.0

© Macnica, Inc.



- 本資料では、JESD204B インテル[®] FPGA IP (以後 JESD204B IP) を使用し、イン テル[®] Stratix[®] 10 FPGA と、アナログ・デバイセズ社の高速 A/D コンバーター AD9083 との接続確認をおこなった事例を紹介します
- FPGA デザインは、JESD204B IP の Example Design に インテル[®] の組み込み用 途向け Nios[®] II プロセッサー (以後 Nios[®] II) を追加しました
- AD9083の制御については、上記 Nios[®] II を使用し、以下のデザインを参考にインテル[®] Stratix[®] 10 FPGA 向けに変更しました
 - <u>Analogdevicesinc/no-OS/projects/ad9083/</u>
- 使用 Tool:
 - 。 インテル[®] Quartus[®] Prime 開発ソフトウェア・プロ・エディション Version 22.1.0

Agenda

- 1. 使用機材
- 2. FPGA デザインについて
- 3. 動作確認
- 4. まとめ

1. 使用機材 1. 使用機材

使用機材

- 動作確認は以下の機材を使用しました
 - インテル[®] Stratix[®] 10 GX Signal Integrity Development Kit - 搭載 FPGA:1SG280LU2F50E2VG*1



- AD9083EBZ
 - A/D コンバーター: AD9083 *2





*1インテル[®] Stratix[®] 10 FPGA の詳細は以下をご参照ください インテル[®] Stratix[®] 10 FPGA および SoC FPGA

*2 AD9083 は、アナログ・デバイセズ社の 16チャンネル、125MHz帯域幅 A/D コンバーターです。詳細は以下をご参照く ださい AD9083

MACNICA

ブロック構成

ブロック構成は以下のとおりです

- 。 リファレンス・クロック および SYSREF は AD9083EBZ に搭載されている AD9528 より供給しています
- 。 AD9083 および AD9528 の制御は Nios® II および JTAG to Avalon Master から SPI 経由でおこないます





- 今回の構成では、AD9528 から供給されるクロックを JESD204B IP の トラン シーバー・リファレンス・クロック に直接接続できないため、一度 FPGA から 出力して再度入力して接続しています
 - この構成の場合、FPGA のコンフィグレーション時にトランシーバー・リファレンス・クロックが入力されないため、クロック安定後にトランシーバーの <u>Recalibration</u> の実行が必要です





© Macnica, Inc.

2. FPGA デザインについて

JESD204B IP 設定

● JESD204B IP の設定は以下のとおりです

Example Design			
Altera Jesd204b IP Configuration			
Main Jesd204b Configurations Configurations and Status Re	egisters		
Device Family			
Device family:	Stratix 10 👻		
▼ Wrapper Options			
Jesd204b wrapper:	 Base Only 		
	Phy Only		
	Both Base and Phy		
Operation Modes and Speed			
Data path:	Receiver	subclass : 1	
Jesd204b subclass:	1	SUDCIASS . I	
Data rate:	12000.0 Mbps	Data Rate :	
Transceiver Settings			
Transceiver Tile:	L-Tile	12.0 Gbps	
* Transceiver Options			
PCS Option:	Enabled Soft PCS		
PLL/CDR Reference Clock Frequency:	300.0 MHz		
VCCR_GXB and VCCT_GXB supply voltage for the Transceiver:	1_0∨ ▼		
Enable Bit reversal and Byte reversal			
Dynamic Reconfiguration	Enable Tran	sceiver Dynamic	
✓ Enable Transceiver Dynamic Reconfiguration			
✓ Enable Native PHY Debug Master Endpoint	Reconfigur	ration : ON	
✓ Share Reconfiguration Interface			
✓ Enable Capability Registers			
Set user-defined IP identifier:	0		
✓ Enable Control and Status Registers			
✓ Enable PRBS Soft Accumulators			

Common Configurations	
Lanes per converter device (L):	2
Converters per device (M):	16
Enable manual F configuration	
Octets per frame (F):	12
Converter resolution (N):	12
Transmitted bits per sample (N'):	12 💌
Samples per converter per frame (S):	1
Frames per multiframe (K):	32 🗸
Advanced Configurations	
Enable scramble (SCR)	
Control Bits (CS):	0 💌
Control Words (CF):	0
🖌 High Density user data format (HD)	
✓ Enable Error Code Correction (ECC_EN)	
Subclass 2 Parameters	
Phase adjustment request (PHADJ)	
Adjustment resolution step count (ADJCNT):	0 🗸
Direction of adjustment (ADJDIR):	Advance
	🔾 Delay





© Macnica, Inc.

SYSR

REF C

Nios® II の追加 (nios_system)

- AD9083、AD9528 設定用に Nios[®] II、SPI などを実装しました
- Nios[®] II は AD9083、AD9528 の設定後は停止します





Nios[®] II の詳細は以下をご参照ください Nios[®] II まとめページ

3. 動作確認 MACNICA



動作確認手順

- 以下の手順で動作確認をおこないました
 - ① インテル[®] Quartus[®] Prime の Programmer で .sof を書き込む
 - ② Nios[®] II を起動させ、AD9083 および AD9528 に対して設定
 - 。 Nios[®] II SBT for Eclipse を使用
 - 実行後、FPGA デザインの core PLL が lock していることを確認
 - ③ インテル[®] Quartus[®] Prime の System Console を起動
 - ④ System Console を使用し、インテル[®] Stratix[®] 10 FPGA のトランシーバーを Recalibration
 - ⑤ System Console を使用し、SPI 経由で AD9083 のテストモード・レジスタを設定
 - ⑥ インテル[®] Quartus[®] Prime の Signal Tap Logic Analyzer で波形を確認
- 次頁より、上記 ② ⑥ について説明します



② Nios[®] II を起動させ、AD9083 および AD9528 に設定

● ADI AD9083 の主なレジスタ設定は以下のとおりです

address	レジスタ	Bit		設定値	内容
0x289	JTX_L0_SCR_L	7	JTX_SCR_CFG	0x1	SCR enable
		[6:5]	(RESERVED)		
		[4:0]	JTX_L_CFG	0x01	L = 2
0x28A	JTX_L0_F	[7:0]	JTX_F_CFG	0x0B	F = 12
0x28B	JTX_L0_K	[7:0]	JTX_K_CFG	0x1F	K = 32
0x28C	JTX_L0_M	[7:0]	JTX_M_CFG	0x0F	M = 16
0x28D JTX_L0_CS_N		[7:6]	JTX_CS_CFG	0x0	CS = 0
		5	(RESERVED)		
		[4:0]	JTX_N_CFG	0xB	N = 12
0x28E	JTX_L0_SUBCLASSV_NP	[7:5]	JTX_SUBCLASSV_CFG	0x1	Subclass = 1
		[4:0]	JTX_NP_CFG	0xB	N prime = 12
0x28F	JTX_L0_JESDV_S	[7:5]	JTX_JESDV_CFG	0x1	JESD204B
		[4:0]	JTX_S_CFG	0x0	S = 1

③ System Console 起動

● System Console 起動は以下のメニューです

◦ Tools → System Debugging Tools → System Console



System Console Eile Tools View Help Toolkit Explorer 💠 System Explorer 😂 - 🗗 🗖 Welcome 🖾 Welcome to System Console Load Design... Load a programmed design to view available toolkits in the new Toolkit Explorer Details Collections No instances selected No collections created Open Toolkit *Toolkits from previous versions of System Console are available under Legacy Toolkits in the Tools Messages 🗕 🗗 🗖 🛛 Tel Console 🛛 ي 🚯 * To start stop or step a Nios II processor Reading index D:\intelfpga_pro\22.1\ip\altera\toolkits.ipx * To read or write Avalon Memory-Mapped (Avalon-MM) slaves using special D:\intelfpga pro\22.1\ip\altera\toolkits.ipx described 31 plugins, 0 paths, in 0.72 seconds masters ① D:/intelfpga pro/22.1/ip/**/toolkits.ipx matched 1 files in 0.73 seconds * To sample the Platform Designer system clock and system reset signal Einished initialization * To run JTAG loopback tests to analyze board noise problems Could not register IService packe * To shift arbitrary instruction register and data register values to 💫 A service named 'packet' is already registered instantiated system level debug (SLD) nodes Finished discovering JTAG connections In addition, the directory <Intel Quartus Prime Directory>/../syscon/scripts Finished discovering USB connection: contains Tcl files that provide miscellaneous utilities and examples of how to Executing startup script D: lintelfpga pro\22.1\guartus\.\syscon\scripts\system console rc.tcl access the functionality provided. You can include those macros in your The script doesn't exist: C:\SPB Data\system console\system console rc.tcl. You can customize System Console by creatin. scripts by issuing Tcl source commands. 🕕 Design system top.sof is compiled from Quartus Prime Version 22.1.0 Build 174 03/30/2022 SC Pro Editio

System Console 起動画面

- System Console の詳細は、以下をご参照ください
 - FPGA システム・デバッグ・ツール "System Console" を使ってみよう

④ インテル[®] Stratix[®] 10 FPGA のトランシーバーの Recalibration

- 今回の構成では、トランシーバー・リファレンス・クロック入力が FPGA のコン フィグレーション後となるため、クロック安定後にトランシーバーの Recalibration を実施する必要があります
- 手順は、以下をご参照ください

参照資料: L- and H-Tile Transceiver PHY User Guide

7.5.4. Recalibrating a PMA Simplex RX Without a Simplex TX Merged into the Same Physical Channel



⑤ AD9083 をテストモードに設定

● AD9083 のレジスタを以下に設定しました

• 0x271 JTX_TEST_GEN_MODE[3:0] = 8

0x271	JTX_CORE_TEST_ CONFIG	7	JTX_TEST_USER_GO	Activate USER_SINGLE test mode.	0x0	R/W
		6	JTX_TEST_MIRROR	Reverse bit order of test data.	0x0	R/W
		[5:4]	JTX_TEST_GEN_SEL	Test insertion point.	0x0	R/W
		[3:0] JTX_TEST_GEN_MODE		Test mode selection.	0x0	R/W
			(0: Disabled for TEST_GEN_SEL = 0, lane loopback for TEST_GEN_SEL = 1. 1: CHECKER_BOARD 2: WORD_TOGGLE 3: PN31 5: PN15 7: PN7 8: RAMP 14: USER_REPEAT 15: USER_SINGLE.		



⑥ Signal Tap Logic Analyzer の波形確認結果 (ramp pattern) ● ramp パターンをエラー無く受信することを確認しました

Name	-128	Q . 128	256	384	. 512	640	768 896,								
ss rx altjesd rx jesd204 rx link data[630]															
Itjesd ss rx altjesd rx rx islockedtodata[10]]			3h											
altjesd ss rx/altjesd rx/jesd204 rx link ready															
X altjesd ss rx altjesd rx jesd204 rx link valid	1														
[.] s rx 12b 00 out[110]															
. ⊞ s rx 12b 02 out[110]															
. ⊞ s rx 12b 03 out[110]						1	lame	-128	Q .	128	256	384	512	. 640	768 89
						ss rx altjesd rx je	sd204 rx link data[63	.0]							
. ⊞ s rx 12b 05 out[110]					· · · · · · · · · · · · · · · · · · ·	ltjesd ss rx altjesc	rx rx islockedtodata[1	.0]				3h			
. ⊞ s rx 12b 06 out[110]						altjesd ss rx altjesd	rx jesd204 rx link rea	dy							
. ⊞ s rx 12b 07 out[110]						c acet[2 0]	a rxijesa204 rx link va	lid							
						s schi[20]	L.0]								
						s rx 12b 00 out[1]								
						s rx 12b 00 out[0]								
						s rx 12b 00 out[9]								
. ⊞ s rx 12b 12 out[110]						s rx 12b 00 out[3]								
. ⊞ s rx 12b 13 out[110]						s rx 12b 00 out[7]								
. ⊞ s rx 12b 14 out[110]						s rx 12b 00 out[5] :1			=			_		
. ⊞ s rx 12b 15 out[110]						s ix 12b 00 out	1]				í 🖳			-	
s chk timing						s rx 12b 00 out[3]		עדעת						
[.] s chk res out[150]				0000h	ļ	s rx 12b 00 out[2]	ົ້ມມາມ	າມມາ	JULL	www	mm	nnnn	nnnn	
						s rx 12b 00 out[]	wwww	nnnn	MMMM	www.www	mmmm	www	mmm	www.www.
<u> </u>					1	s rx 12b 00 out[0]								
					/ =	fm 1 \									
s_cnk_res_	_out (_	Lフー快出):00001	1 回正	(エフ-	-悪し)									

- Signal Tap Logic Analyzer の詳細は、以下をご参照ください
 - FPGA オンチップ・デバッグ "Signal Tap" をやってみよう

4.まとめ **MACNCA**

まとめ

- JESD204B インテル[®] FPGA IP を使用して、インテル[®] Stratix[®] 10 FPGA と AD9083 との接続確認をおこないました
- FPGA デザインは、JESD204B IP の Example Design に Nios[®] II プロセッサーを 追加し、これを用いて AD9083 および AD9528 の制御をおこないました
- JESD204B configuration 値を L = 2、M = 16、F = 12、S = 1、N = N' = 12 と して、受信データが期待値となっていることを確認しました



MACNICA

弊社より資料を入手されたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可なく転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、弊社までご一報いただければ幸いです。
- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる場合は、英語版の資料もあわせてご利用ください。