

アルテラ社 FPGA/CPLD デバイス・マイグレーション

ver.14







アルテラ社 FPGA/CPLD デバイス・マイグレーション

<u>目次</u>

1.	はじめに	3
	デバイス・マイグレーションとは	
3.	マイグレーション候補デバイスの確認	4
	3-1. デバイスのハンドブックで確認する	4
	3-2. Quartus II で確認する	7
	マイグレーション・デバイスのピン・レイアウト	
	4-1. I/O ピン・マイグレーションの比較	8
	4-2. I/O ピン・マイグレーション後のピン・レイアウト	11
	4-3. I/O ピン・マイグレーション後のピン処理	12
改	水版履歴	14





1. はじめに

アルテラ社の FPGA および CPLD デバイスでは、同一デバイス・ファミリ内においてデバイス・マイグレーショ ンをサポートしています。そのため、同一のパッケージならば、専用ピン、コンフィギュレーション・ピン、および電源 ピンのボード上のレイアウトを変更することなく、異なる集積度のデバイスにマイグレーション(移行)することがで きます。この機能により、設計者はデザインの進化に合わせて集積度とコストを最適化することが可能になりま

この資料は、アルテラ社の FPGA および CPLD デバイスにおけるデバイス・マイグレーションについて解説し ます。

2. デバイス・マイグレーションとは

デバイス・マイグレーションとは、専用ピンおよび JTAG やコンフィギュレーション・ピンが同じピン・レイアウトで、 電源ピンが各デバイス集積度において、特定のパッケージに対するサブセットまたはスーパーセットとなるデバイ スにマイグレーションできることを意味します。

同一デバイス・ファミリ内の同一パッケージ内で、基板の改版なしにデバイスの置き換えを可能にする機能は、

- デバイス・マイグレーション
- バーティカル・マイグレーション
- ピン・マイグレーション

などと呼ばれています。本資料では、デバイス・マイグレーションと表現します。

デバイス・マイグレーション可能な基本条件は、以下の2つです。

同一のデバイス・ファミリ^{※(1)}であること

かつ

同一のパッケージ※(2)であること

※(1): 異なるファミリ間でもマイグレーションが可能な場合があります。

※(2) : 同一ファミリ、同一パッケージでも、マイグレーションできない場合があります。詳細は最新のデバイス・ハンドブッ クや Quartus II でご確認ください。

どのパッケージにおいても、集積度が最大のデバイスが電源ピンを最も多く備えています。したがって、マイグ レーションに必要な電源ピンを供給するには、該当するパッケージの計画最大集積度に対応してレイアウトするこ とが必要です。

I/O ピンのマイグレーションでは、I/O ピンがマイグレーション可能かを確認するために、所定のパッケージ・タ イプの計画されるすべての集積度に対するデバイスのピン配置を利用して、使用可能な I/O ピンを照合させる必 要があります。Quartus® II は、デバイスのマイグレーション・リストが指定されると、自動的に相互参照を行ってす べてのピンをマイグレーションに対応させて配置します。





3. マイグレーション候補デバイスの確認

デバイス・マイグレーションが可能なデバイスのラインナップを確認する方法には、デバイス・ハンドブックと Quartus II があります。


3-1. デバイスのハンドブックで確認する

デバイス・マイグレーションが可能なラインナップは、各デバイス・ファミリのハンドブック内において一覧表で確認 することができます。その際は、必ず最新のハンドブック(英語版)をご利用ください。

ハンドブック内の表は、各デバイス・ファミリのハンドブックによって以下のとおり様々なタイトルで表記されてい ます。

- Vertical Migration Capability (図 3-1)
- Device Migration List (図 3-2)
- Package and User I/O Pins (図 3-3)
- Package Options (図 3-4)
- Package Offerings (図 3-5)

各表には、マイグレーション可能なパスが主に矢印(例外あり)で示されます。



Vertical Migration Capability の例

2014年7月 4/14 ver. 1 ALTIMA Corp. / ELSENA,Inc.



Table 6: Device Migration List Across All Stratix V Device Variants

All devices in a specific column allow migration.

						Packa	ge				
	EH29- H780	HF35- F1152	KF35- F1152	KF40- F1517/ KH40- H1517	NF40/ KF40- F1517 (11) (12)	RF40- F1517	H40- H1517	RF43- F1760	NF45- F1932	F45- F1932	RH43 H1760
Stratio	v V GX de	vices									
A3	Yes	Yes	Yes	Yes							
A4		Yes	Yes	Yes							
A5		Yes	Yes	Yes	Yes				Yes		
A7		Yes	Yes	Yes	Yes				Yes		
A9				Yes					Yes		
AB				Yes					Yes		
B5						Yes		Yes			
B6						Yes		Yes			
B9											Yes
BB											Yes
Stratio	V GT de	vices									
C5					Yes						
C7					Yes						
Stratiz	V GS dev	ices									
D3	Yes	Yes									
D4	Yes	Yes		Yes							
D5		Yes		Yes							
D6				Yes					Yes		
D8				Yes					Yes		
Stratio	V E devic	ces									
E9							Yes			Yes	

⁽⁹⁾ All devices in this column are in the HF35 package and have twenty-four 14.1-Gbps transceivers.

図3-2 Device Migration List の例

ver. 1 2014 年 7 月 5/14 ALTIMA Corp. / ELSENA,Inc.

Different devices within this column have small differences in the overall package height. When multiple Stratix V devices with different package heights are placed on a single board, a single-piece heatsink may not cover the devices evenly. Refer to AN 670: Thermal Solutions to Address Height Variation in Stratix V Packages.

⁽¹¹⁾ The 5SGTC5/7 devices in the KF40 package have four 28.05-Gbps transceivers and thirty-two 12.5-Gbps transceivers. Other devices in this column are in the NF40 package and have forty-eight 14.1-Gbps transceivers.

⁽¹²⁾ For more information, refer to AN 644: Migration Between Stratix V GX and Stratix V GT Devices.

203

¥ 271



Table 1-2. MAX V Packages and User I/O Pins (Note 1) 144-Pin 64-Pin MBGA 100-Pin 256-Pin 64-Pin EQFP 68-Pin 100-Pin 324-Pin Device MBGA TQFP MBGA TQFP FBGA FBGA ▲ 54 5M40Z ▲ 30 5M80Z 54 ▼ 30 52 79 5M160Z V 54 52 79 79 5M240Z 79 79 52 114 74 5M570Z 74 114 159 5M12707 211 A 271 114

Note to Table 1-2:

5M2210Z

(1) Device packages under the same arrow sign have vertical migration capability.

図 3-3 Package and User I/O Pins の例

Device	F780 (29 mm x 29 mm) ⁽⁶⁾			F1152 (35 mm x 35 mm)		1152 55 mm) ⁽⁵⁾ , ⁽⁷⁾	F1517 (40 mm x 40 mm)	F1760 (42.5 mm x 42.5 mm)	(45 mm x 45 mm)	
EP4SGX70	A	DF29	1 -		A HF35	_	11	_	_	
EP4SGX110		DF29	<u> </u>	FF35	▼ HF35	_	_	-	·	
EP4SGX180	1	DF29	_	FF35		▲ HF35	▲ KF40	=	_	
EP4SGX230		DF29	_	FF35	1-0	HF35	KF40	_		
EP4SGX290		-	▲ FH29 (3)	FF35	-	HF35	KF40	▲ KF43	▲ NF45	
EP4SGX360	T	_	FH29 (3)	FF35	_	HF35	KF40	KF43	NF45	
EP4SGX530		-	-	_	1-1	▼ HH35 (4)	KH40 (4)	▼ KF43	▼ NF45	

Notes to Table 1-2:

- (1) Device packages in the same column and marked under the same arrow sign have vertical migration capability.
- Use the Pin Migration Viewer in the Pin Planner to verify the pin migration compatibility when migrating devices. For more information, refer to I/O Management in the Quartus II Handbook, Volume 2.
- (3) The 780-pin EP4SGX290 and EP4SGX360 devices are available only in 33 mm x 33 mm Hybrid flip chip package.
- (4) The 1152-pin and 1517-pin EP4SGX530 devices are available only in 42.5 mm x 42.5 mm Hybrid flip chip packages.
- (5) When migrating between hybrid and flip chip packages, there is an additional keep-out area. For more information, refer to the Package Information Datasheet for Altera Devices.
- (6) Devices listed in this column are available in -2x, -3, and -4 speed grades. These devices do not have on-package decoupling capacitors.
- (7) Devices listed in this column are available in -2, -3, and -4 speed grades. These devices have on-package decoupling capacitors. For more information about on-package decoupling capacitor value in each device, refer to Table 1-3.

図 3-4 Package Options の例

Package	E1	44	M1	164	M2	56	U2	56	F2	56	F3	24	U4	84	F4	84	F7	80
Size (mm)	22 × 22 0.5		2200		9 x 9 0.5		14 × 14 0.8		17 × 17		19 x 19 1.0		19 × 19 0.8		23	× 23	29 :	× 29
Pitch (mm)															1.0		1.0	
Device	User I/O	LVDS (3)	User 1/0	LVDS (3)	User I/O	(S) SQAT	User I/O	(S) SQAT	User I/O	LVDS (3)	User I/O	LVDS (3)	User I/O	LVDS (3)	User I/0	(S) SOAT	User I/O	LVDS (3)
EP4CE6	▲ 91	21	_	_	_	-	▲179	66	↑ 179	66	-	_	-	_	-	-	=	-
EP4CE10	91	21	-	-	1-	-	179	66	179	66	_	-	1-3	-	1-1	_	_	1
EP4CE15	81	18	89	21	165	53	165	53	165	53	-	-	-	-	▲ 343	137	-	-
EP4CE22	→ 79	17	-	-	-	-	↓ 153	52	₩ 153	52	_	-	-	-	-	-	_	-
EP4CE30	_	-	_	=	18228	144	-	1==	1 2	_	▲ 193	68	1419	120	328	124	↑ 532	224
EP4CE40	_	-	-	-	-		-	-	-	_	193	68	▲ 328	124	328	124	532	224
EP4CE55	-	1-	1-0	-	10-0	-	-	1-	1-2	-	1 -		324	132	324	132	374	160
EP4CE75	_	-	_	_	_	_		_	_	_	_	_	292	110	292	110	426	178
EP4CE115	-	1-1	-	_	-	1_	_	11	1-1	_	_	-	-	_	280	103	528	230

- (1) The E144 package has an exposed pad at the bottom of the package. This exposed pad is a ground pad that must be connected to the ground plane of your PCB. Use this exposed pad for electrical connectivity and not for thermal purposes.
- (2) Use the Pin Migration View window in Pin Planner of the Quartus II software to verify the pin migration compatibility when you perform device migration. For more information, refer to the I/O Management chapter in volume 2 of the Quartus II Handbook.
- (3) This includes both dedicated and emulated LVDS pairs. For more information, refer to the I/O Features in Cyclone IV Elevices chapter.

図3-5 Package Offerings の例



通常デバイス・マイグレーションは、同一デバイス・ファミリ内の同一種類、同一パッケージ内で可能ですが、GX と GT といったシリアル・トランシーバのサポート帯域が異なる場合でも可能になる場合があります。最新デバイス・ファミリでは Preliminary 状態などになっているため、必ずご設計の前に最新のデバイス・ハンドブック(英語版)をご覧になり、併せて Quartus II でもご確認ください。

3-2. Quartus II で確認する

Quartus II では、デバイス型番の選択時にマイグレーション候補のラインナップを確認および選択することができます。

- 1. Quartus II において、新規あるいは既存のプロジェクトを起動します。
- 2. Assignments メニュー ⇒ Device を選択し、Device ダイアログボックスを表示します。
- 3. Device ダイアログボックス内の左下にある Migration Devices ボタン(図 3-6)をクリックします。

※(3):マイグレーションのデバイス候補を選択するため、事前に特定の型番を選択している必要があります。




図3-6 Device ダイアログボックス

4. Migration Devices ダイアログボックス(図 3-7)が表示されます。左枠の Compatible migration devices に表示された型番が、現在選択されている型番(右枠の Selected migration devices 内の "current device")とマイグレーション可能なデバイスの一覧です。








図3-6 Migration Devices ダイアログボックス

左枠の Compatible migration devices にデフォルトで表示される型番は、current device として選択されている型 番と同じスピードグレードです。すべてのスピードグレードをリストに表示させるには、Show all speed grades オプシ ョンを ON にしてください。

4. マイグレーション・デバイスのピン・レイアウト

マイグレーション可能なデバイス間では、デバイスの集積度が異なることで電源や GND の本数が異なり、集 積度が大きいほど電源や GND の本数は増えます。そのため、デバイス・マイグレーションを考慮した基板設計 が必要です。

Ouartus II は、デバイス型番の選択時にあらかじめマイグレーション候補のラインナップを指定すると、自動的 にすべてのピンの相互参照を行い比較リストとして表示するため、ユーザはデバイス・マイグレーションに対応さ せてピンを配置することができます。

4-1. I/O ピン・マイグレーションの比較

Quartus II の Pin Planner において、選択された複数のマイグレーション・デバイスのピンを比較し、ピンの配置 や基板設計に有効な情報を確認・生成することができます。

- Quartus II において、新規あるいは既存のプロジェクトを起動します。
- Assignments メニュー ⇒ Device を選択し、Device ダイアログボックスを表示します。
- 3. Device ダイアログボックス内の左下にある Migration Devices ボタン(図 3-6)をクリックします。
- Migration Devices ダイアログボックス(図 3-7)が表示されます。 左枠の Compatible migration devices に表 示された型番からマイグレーション候補となる型番を選択し、 ボタン により右 枠の Selected migration devices 内へ移動させます。(図 4-1)
- 5. Migration Devices ダイアログボックス と Device ダイアログボックスの OK ボタンをクリックします。






図4-1 マイグレーション・デバイスを選択

- 6. Assignments メニュー ⇒ Pin Planner を起動します。
- 7. Pin Planner 内の View メニュー ⇒ Pin Migration Window を選択し(図 4-2)、Pin Migration View ウィンド ウを起動させます。




図 4-2 View メニュー (Pin Planner)

ver. 1 2014 年 7 月 9/14 ALTIMA Corp. / ELSENA,Inc.





8. Pin Migration View ウィンドウ(図 4-3)が起動します。

-							Migrat	on Device	es			
Pin	•	ation Resu			BA4F23C7			3A5F23C7		5CE	BA7F23C	7
Number	Pin Function	I/O Bank	VREF Group									
IN_A1	RREF_TL			RREF_TL			RREF_TL			RREF_TL		
IN_A2	Dedicmming	9A										
IN_A3	VCCBAT			VCCBAT			VCCBAT			VCCBAT		
	Dedicmming	9A		Dedicmming	9A		Dedicmming	9A		Dedicmming	9A	
IN_A5	Column I/O	8A	B8A_N0									
IN_A6	VCCI08A	8A										
IN_A7	Column I/O	8A	B8A_N0									
IN_A8	Column I/O	8A	B8A_N0									
IN_A9	Column I/O	8A	B8A_N0									
IN_A10	Column I/O	8A	B8A_N0									
IN_A11	GND			GND			GND			GND		
IN_A12	Column I/O	7A	B7A_N0									
IN_A13	Column I/O	7A	B7A_N0									
IN_A14	Column I/O	7A		Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0
IN_A15	Column I/O	7A	B7A_N0									
IN_A16	VCCIO7A	7A		VCCIO7A	7A		VCCI07A	7A		VCCIO7A	7A	
IN_A17	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0
IN_A18	NC:			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0
IN_A19	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0
IN_A20	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0
IN_A21	GND			GND			GND			GND		
IN_A22	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0
IN_AA1	NC			Row I/O	2A	B2A_N0	NC			NC		
IN_AA2	NC			Row I/O	2A	B2A_N0	NC			NC		
IN_AA3	GND			GND			GND			GND		
IN_AA4	GND			GND			GND			GND		
IN_AA5	Dedicmming	за										
IN_AA6	GND			GND			GND			GND		
IN_AA7	Column I/O	3B	B3B_N0									

図4-3 Pin Migration View ウィンドウ

Pin Migration View ウィンドウは、Pin Number(ピン番号)、Migration Result(デバイス・マイグレーションを考慮 した結果)、Migration Devices(選択したデバイス型番)で構成されています。

ユーザは Migration Result の結果を考慮して基板設計することで、基板の改版なしにマイグレーション・デバ イス間でデバイスの移行が可能になります。





図4-4 A17 ピン(Pin Migration View ウィンドウ)

マイグレーションに選択した各デバイスでは、以下の仕様です。

Pin Number	Migration Devices	Pin Function
	5CEBA4F23C7	NC (No Connect ピン)
A17	5CEBA5F23C7 (current device)	Column I/O(ユーザ I/O ピン)
	5CEBA7F23C7	Column I/O(ユーザ I/O ピン)

2014年7月 10/14 ALTIMA Corp. / ELSENA,Inc. ver. 1



A17 ピンは 5CEBA5F23C7 および 5CEBA7F23C7 においてユーザ I/O ピンとして使用可能ですが、 5CEBA4F23C7 では NC であるため、Quartus II は A17 ピンを NC として扱うように評価しています。もし、 A17 ピンをユーザ I/O として取り扱い、デザインの入出力ピンをアサインし、かつ基板設計をしてしまうと、最 終決定したデバイスが 5CEBA4F23C7 になった場合に、その基板が使用できなくなることを防ぐためです。

Pin Migration View ウィンドウの下部に位置する Show migration differences オプションを ON にすると、ピ ン番号において Pin Function の異なる部分が黄色にハイライトされ(図 4-5)、そのピン番号の行だけがリスト表 示されます。

						Current Dev	ice: 5CEBA5F2:	3C7					
	Min	ration Res	ult					ligration D					
Pin					CEBA4F23			EBA5F23C			CEBA7F23C		
Number	Pin Function	I/O Bank	VREF Group										
PIN_A17	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_A18	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_A19	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_A20	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_A22	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_AA1	NC			Row I/O	2A	B2A_N0	NC			NC			
PIN_AA2	NC			Row I/O	2A	B2A_N0	NC			NC			
PIN_B17	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_B18	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_B20	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_B21	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_B22	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_C1	NC			Row I/O	2A	B2A_N0	NC			NC			
PIN_C2	NC			Row I/O	2A	B2A_N0	NC			NC			
PIN_C18	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_C19	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_C20	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_C21	NC			NC			Column I/O	7A	B7A_N0	Column I/O	7A	B7A_N0	
PIN_D3	NC			Row I/O	2A	B2A_N0	NC			NC			
				MARKARA	0.4	A Company							

図4-5 Show migration differences オプション = ON (Pin Migration View ウィンドウ)

また、Pin Migration View ウィンドウの右下部に位置する Export ボタン(図 4-5)をクリックすると、Pin Migration View ウィンドウのすべての情報を .csv ファイルに出力できます^{※(4)}。

※(4): Show migration differences オプションを ON の状態で .csv ファイルを出力すると、表示されたリストだけが記録されます。

4-2. I/O ピン・マイグレーション後のピン・レイアウト

Quartus II の Device Migration を設定すると、Pin Planner の Pin Migration View ウィンドウだけでなく、 Package View も I/O ピン・マイグレーションの結果を反映した表示になります。


例えば、本資料 "4-1. I/O ピン・マイグレーションの比較"で一例にあげた A17 ピンは、current device である 5CEBA5F23C7 ではユーザ I/O ピンですが、Migration Result が NC であるため、Package View 上の表示も X (No Connect) の表示です。(図 4-6)

また、A17 ピンにデザイン上の入出カピンをアサインしようとすると、インフォメーション・メッセージが表示され (図 4-6)、ピン・アサインができないことがわかります。

11/14 ver. 1 2014年7月 ALTIMA Corp. / ELSENA,Inc.







ℤ4-6 Package View (Pin Planner)

このように、マイグレーション・デバイスを設定すると、選択したマイグレーション・デバイス内において、使用可 能な共通のユーザ I/O ピンにのみにピン・アサインが可能になります。

4-3. I/O ピン・マイグレーション後のピン処理

デバイス・マイグレーションを行う場合、選択したすべてのデバイスで利用可能な基板レイアウトにするために、 一部のデバイスでは、ユーザ I/O として使用できるピンでも基板上では NC や VCC、GND の処理が必要にな ります。

例えば、EP4CE6E22C6 (Cyclone® IV E)において、マイグレーション・デバイスに EP4CE22E22C6 を選択して いると、PIN 74 の Migration Result は GNDA です(図 4-7)。そのため、基板上の処理は GND を接続すること になります。

				Current I	Device: EP4CE6E	22C6				
12.50		Migration Res	ult				ion Devices			
Pin					EP4CE6E22C		EP4CE22E22C6			
Number	Pin Function	I/O Bank	VREF Group	Pin Function	I/O Bank	VREF Group	Pin Function	I/O Bank	VREF Group	
PIN_71	Column I/O	4	B4_N0	Column I/O	4	B4_N0	Column I/O	4	B4_N0	
PIN_72	Column I/O	4	B4_N0	Column I/O	4	B4_N0	Column I/O	4	B4_N0	
DIN_73	VCCD PILA		122	Row I/O	5	P.S. NO	VCCD_BLI4		1.000	_
PIN_74	GNDA4			Row I/O	5	B5_N0	GNDA4			
PIN_/5	VCCA4			KOW 1/O	5	B2_N0	VCCA4			_
PIN_76	Row I/O	5	B5_N0	Row I/O	5	B5_N0	Row I/O	5	B5_N0	
PIN_77	Row I/O	5	B5_N0	Row I/O	5	B5_N0	Row I/O	5	B5_N0	
PIN_78	VCCINT			VCCINT			VCCINT			
PIN_79	GND			GND			GND			

図4-7 EP4CE6E22C6/EP4CE22E22C6 の Pin Migration View ウィンドウ

のちに最終決定したデバイス型番が EP4CE6E22C6 だとすると、PIN 74 は GND が供給されていながらも搭 載されたデバイスとしては Row I/O (ユーザ I/O ピン)という環境になります。ですが、Quartus II でマイグレー ション・デバイスを選択してコンパイルを実行しているため、Quartus II は PIN 74 が基板上で GND 接続されて いることを前提に、このユーザ I/O ピンに対して適切な処理を行うようになっています。 つまりユーザは、 Migration Result 通りに基板処理を行えば、未使用ユーザ I/O ピンに対して Quartus II 上で特別なオプション設 定は必要ないと言えます。

ただし、Migration Result が Column I/O または Row I/O 表記で、かつ論理回路上で未使用にしたユーザ I/O ピン(Column I/O、Row I/O)は、Quartus II 上で Unused Pin に対する Reserved 処理設定が必要です。デバイス

ver. 1 2014年7月 12/14 ALTIMA Corp. / ELSENA,Inc.



のユーザ I/O ピンが未使用となる場合の Quartus II での設定方法については、担当する各代理店の技術情報サ イトにおいて以下のタイトル資料をご参考ください。

『Quartus II はじめてガイド - デバイスの未使用ピンの処理方法』

ver. 1 2014年7月 13/14 ALTIMA Corp. / ELSENA,Inc.





改版履歴

Revision	年月	概要
1	2014年7月	初版

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。

株式会社アルティマ ホームページ: http://www.altima.jp/members/index.cfm 技術情報サイト EDISON: https://www.altima.jp/members/index.cfm 株式会社エルセナ ホームページ: http://www.elsena.co.jp 技術情報サイト ETS : https://www.elsena.co.jp/elspear/members/index.cfm

- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。