

Quartus II はじめてガイド Assignment Editor の使い方

ver.14



2014年11月 Rev.1

ELSENA,Inc.





Quartus II はじめてガイド Assignment Editor の使い方

<u>目次</u>

1.	はじめに	3
2.	操作方法	4
-	2-1. 事前作業	.4
	2-2. Assignment Editor の起動	. 5
-	2-3. オプションの設定方法	. 6
	2-4. エンティティにオプションを設定する方法	11
4	2-5. Assignment Editor の便利機能	12
3.	参考	13
	3-1. よく使用されるオプション設定	13
	3-2. オプションにおける Help の活用方法	13
改	版履歴	15

1. <u>はじめに</u>

本資料は、Quartus[®]II における Assignment Editor の使用方法を紹介しています。

Assignment Editor とは、あるプロジェクトにおけるユーザが設計した回路のピンやエンティティに対して、特定の設定や制約を設けるための Quartus II のスプレッド・シートです。デバイス特有の機能を有効にするためのオプション設定、Fmax(最大動作以周波数)の向上を実現するための要求、ピン・アサイン^{*1} や I/O 規格の指定など、さまざまな設定が一枚のシート上で行えるため、効率的かつスピーディーに操作することが可能です。本資料では基本操作^{*2} を紹介しています。

※1 ピン・アサインや I/O 規格の指定など、ピンに関する作業は Assignment Editor でも行えますが、Pin Planner で行うことをお薦めしま す。Pin Planner に関して知りたいユーザは、本資料を入手された販売代理店の技術資料サイトにて、下記資料をご参照ください。

資料タイトル 『Quartus II はじめてガイド - ピン・アサインの方法』

※2 アルテラ・デバイスにおいて、よく使用されるオプションに関して知りたいユーザは、本資料を入手された販売代理店の技術資料サイトにて、下記資料をご参照ください。

資料タイトル 『Quartus II はじめてガイド - よく使用する Logic Option 設定方法 (個別設定)』



2. 操作方法

2-1. 事前作業

Assignment Editor は、指定のプロジェクトに対して使用することができます。つまり、事前にプロジェクトが作成 してある必要があります。

※ プロジェクトの作成方法に関して知りたいユーザは、本資料を入手された販売代理店の技術資料サイトにて、下記資料をご参照くだ さい。

資料タイトル 『Quartus II はじめてガイド - プロジェクトの作成方法』

また、ユーザ回路に対してオプションを設定するため、ユーザ回路の情報が必要です。以下の操作により、事前 に Quartus II ヘデザイン・ファイルを取り込む作業を行いましょう。回路の情報を取り込むことにより、オプションを 指定したいエンティティ名、ノード名、ピン名などを検出することができ、非常に便利です。

※ 既にコンパイルが完了している場合には、以下の操作は不要です。

```
ユーザ回路の論理合成前の情報を取り込む場合
```

- Processing メニュー \Rightarrow Start \Rightarrow Start Analysis & Elaboration を実行します。

<u>ユーザ回路の論理合成後の情報を取り込む場合</u>

- Processing メニュー \Rightarrow Start \Rightarrow Start Analysis & Synthesis を実行します。

Processing Tools Window Help 💎		
Stop Processing	Ctrl+Shift+C	/ 😺 🎯 💿 🕨 🕸 🖏 🙆 🕲 👯 🤹
Start Compilation	Ctrl+L	
🛃 Analyze Current File		
Start	۲.	Start Hierarchy Elaboration
Update Memory Initialization File		Start Analysis & Elaboration
Compilation Report	Ctrl+R	Start Analysis & Synthesis Ctrl+K

また、Tasks ウィンドウからも実行できます。

Compile Design \Rightarrow Analysis & Synthesis \ddagger t, Compile Design \Rightarrow Analysis & Synthesis \Rightarrow Analysis & Elaboration $e \neq j \end{pmatrix}$

Tasks 🛛 🖓 🗗 🗙
Flow: Full Design Customize
Task 🔺
🕀 🧰 Start Project
🗄 🦲 Create Design
🗄 🦲 Assign Constraints
🚊 🕨 Compile Design
CE: 🕨 Analysis & Synthesis
🛄 Edit Settings
- 🚍 View Report
Analysis & Elaboration
🕀 🕨 > Partition Merge

いずれも実行後にエラーなく終了すれば、準備完了です。



Assignment Editor を起動します。 Assignments Processing Tools Window Help 🍨 Device... Ctrl+Shift+E Settings... Assignment Editor Ctrl+Shift+A

Assignment Editor は Tasks ウィンドウからも起動できます。Assign Constraints ディレクトリ ⇒ Edit Logic Option (Open Assignments Editor) をダブルクリックします。

Assignment Editor は、Filter バーとスプレッド・シート、New Assignment バーで構成されています。また、これら のバーを非表示にすることもできます。

ツール・バーには、各欄の表示に対応するアイコンがあります



4	\$	As	signment Editor*							
<	<new>> 「</new>	Filter on node i	names: *		▼ Category: All ▼					
	Status	From	То	Assignment Name	Value	Enabled	Entity	Comment	Tag	
1		< <new>></new>	< <new>></new>	< <new>></new>						
ž	This cell sh	nows the status of th	e assignment in the c	urrent row.						





2-3. オプションの設定方法

① オプションを設定したいノードを選択します。

To 欄をダブルクリックし、右端に表示された MIT ボタンの左側(MIT)をクリックします。Node Finder ダイアログ・ボックスが起動します。

<<	(new>>	📕 💌 Filter on noo	le names: 🛛 *				 Catego 	ory: All	•
	Status	From	То	Assignment Name	Value	Enabled	Entity	Comment	Tag
1		< <new>></new>	BA .	< <new>></new>					
				-					
		Node Finde					x		
		A HOUS FINA							
		Named: *			•	List	\approx		
		Nodes Found		Selecter	d Nodes:	1			
		Na	ame $ abla$ 4	Assignments 👘	Name $ abla$	Assignments	;		
				>>					
				<					
				<<					
		•					Þ		
					ОК	Cancel			

② Node Finder において、設定するピンや内部ノード、レジスタが検出しやすいように条件を入力します。

【補足① : Named 欄】

Named 欄に検出させたいピンや内部ノード、レジスタの名称の一部を入力して List ボタンをクリックすると、該当するピンや 内部ノード、レジスタのみ表示されます。

Named 欄にワイルドカード[※]を使用すると、Filter で選択した項目と AND 検索され、さらにノードを絞り込めます。

※ ワイルドカード :「*」が任意の長さの任意の文字を意味し、「?」が任意の 1 文字を意味します。

「??」は2文字です。

amed: *led*			🖌 List 🛛 🗧
odes Found:	± =	Selected Nodes:	
Name	Assignments	Name	∇ Assignments
leds leds[0] leds[1] leds[1] leds[3] leds[4] leds[4] leds[5] leds[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] leds[7] etal[6] etal[Unassigned PIN_L7 PIN_K6 PIN_08 PIN_99 PIN_45 PIN_45 PIN_48 PIN_49	> > > > <<	
4			1



ボタンをクリックすると、さらに詳細な条件で検出できます。

【補足② : Filter リスト(デフォルトの選択項目)】



- ・ Design Entry (all names) ー デザイン内にエントリされた全ノード名を検索します。
- · Pins: assigned デザイン内のピン・アサインされているピン名を検索します。
- · Pins: unassigned デザイン内のピン・アサインされていないピン名を検索します。
- · Pins: input デザイン内の全入力ピン名を検索します。
- · Pins: output ー デザイン内の全出力ピン名を検索します。
- · Pins: bidirectional デザイン内の全双方向ピン名を検索します。
- · Pins: virtual 全バーチャル・ピン名を検索します。
- · Pins: all ー デザイン内の全ピン名を検索します。
- Pins: all & Registers: post-fitting ー デザイン内の全ピン名およびデザイン内のレジスタ名(配置西線後)を検索します。
- Registers: pre-synthesis デザイン内のレジスタ名 (論理合成前) を検索します。
- Registers: post-fitting デザイン内のレジスタ名(配置配線後)を検索します。
- · Post-synthesis 論理合成後、デザイン内の残された全ノードを検索します。
- · Post-Compilation 論理合成・配置配線後のデザイン内の残された全ノード名を検索します。
- ・ SignalTap[®] II: pre-synthesis SignalTap II で解析可能なネットリスト名 (論理合成前) を検索します。
- ・ SignalTap II: post-fitting SignalTap II で解析可能なネットリスト名(配置配線後)を検索します。
- SignalProbe^{™ -} SignalProbe の可能なノード名(配置配線後)を検索します。

また、Look in はノードを検索するエンティティを示しています。検索するエンティティを限定する場合には、Look in 横の ボタンをクリックします。起動した Select Hierarchy Level ダイアログ・ボックスからエンティティを指定し、OK ボタンをクリックします。

≪Node Finder Named: [*		List A
Options Filter: Design Entry (all names) Look in: Look in:	.	
Nodes Found:	Assignments	- Select Hierarchy Level
	>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>>	Cyclone V: 5CGXFC5C6F27C7
<u> </u>	} ∦¢ _4	Hierarchy OK Cancel Help

③ List ボタンをクリックし、Nodes Found (左枠) に検出されたノードから希望のノードを選びます。中央の矢印ボタン(>>) をクリックして Selected Nodes (右枠) へ移行します (ノードを直接ダブルクリックしても移行可能)。Shift キーや Ctrl キーを活用し、複数のノードを一度に選択することもできます。

💞 Node Finder			×
Named: *led*			List 😞
Options			
Filter: Design Entry (all names	;)		Customize
Look in: nios2_basic_lab		💌 🛄 🔽 Include subentitie	es 🔽 Hierarchy view
Nodes Found:	+ -	Selected Nodes:	
Name	Assignments	Name	∇ Assignments
nies2 basie leb		👑 leds	Unassigned
leds[0]	PIN_L7	\frown	
	PIN_K6		
	PIN_D8 PIN_E9	>>	
leds[4]	PIN_A5	<	
	PIN_B6 PIN_H8	<<	
leds[7]	PIN_H9		
⊞~nios2_system:inst			
4	•	↓	•
			Cancel
			//

④ OK ボタンをクリックして登録完了です。

【補足③ : ピン・スタブ】

Node Finder に表示されるノードの左側にマーク(ピンスタブ)がつきます。これらはそれぞれのノードの属性やタイプを 表しています。

 ふカピン
 しジスタ・ノード

 当
 出カピン
 しジスタ・ノード

 ジェ
 出カピン
 細み合わせノード

 シェ
 双方向ピン
 メモリ・ノード

*また、ピン・スタブが1つの場合(*³⁴) は1ビット信号を表し、ピンスタブが複数重なっている場合(³⁴) は多ビット (バス) 信号を表しています。

【補足④ : Filter のカスタマイズ】

Filter の条件をユーザ好みにカスタマイズすることができます。

- 1) Node Finder ウィンドウ内の Customize ボタンをクリックします。
- 2) New ボタンにて作成する Filter 名(任意)をつけ、コピーする元の設定を選択します。
- 3) 条件となる内容を選択します。

😻 New Custom Filter 🔀	Customize Filter
Filter name:	Filter: post-state_machine New Delete
post-state_machine	View
Copy settings from filter:	C Current assignments C Last compilation
Post-synthesis	Use netlist
OK Cancel Help	 Pre-synthesis Show only SignalTap II names Post-synthesis Post-fitting Show only SignalTap II and SignalProbe names Show names matching Assignments: All Type Input pins Output pins Bidirectional pins Virtual input pins Virtual output pins Entity instance Memory bit Registered Combinational Groups buses Memory word State Machine Exclude bits All
	I Compiler-generated
	OK Cancel Help

⑤ <u>必要に応じて</u> From 欄にも同様にピン名やノード名、レジスタ名を選択してください。制約によっては、From 欄と To 欄の両方選択するものがあります。

⑥ 設定したいオプションを選択します。

Assignment Name 欄をダブルクリックし、プルダウン・リストよりオプションを選択します。

	Status	From	To	Assignment Name	Value	Enabled	Entity	Comment	Tag
1	Missing Assignment Name		💾 button						
2		< <new>></new>	< <new>></new>	Equivalent RAM and MLAB Power Up Exclusive I/O Group (Accepts wildcards, External Pin Connection Bast Input Register (Accepts wildcards), Fast Output Enable Register (Accepts wildcards) Fast Output Register (Accepts wildcard Force Use of Synchronous Clear Signals GXB Reserved Transmit Channel (Accept Global Signal (Accepts wildcards/groups HDL Initial Fan-out Linpit (Accepts wildcards/groups	/groups) vildcards/groups) s/groups) ((Accepts wildcard ts wildcards/grou) rds/groups)	ds/groups) ps)			

⑦ オプションの内容を設定します。

Value 欄をダブルクリックして、適切なオプションの内容を選択します。(オプションの内容により、プルダウン・リストから選択する場合と直接入力する場合があります。)

	Status	From	То	Assignment Name	Value	Enabled	Entity	Comment	Tag
1	🚶 Missing Value		💾 button	Fast Input Register	•	Yes	fpga_top		
2		< <new>></new>	< <new>></new>	< <new>></new>					
					HQ				
					On				

⑧ 設定したオプションを有効・無効に設定できます。

Enabled 欄をダブルクリックして、オプションの内容を有効または無効に選択できます。



設定項目が満たされると、Status 項が "OK" に変わります。満たされていない項がある場合は、"Missing ~" と表示がされます。また、設定した内容に応じて色分けされ、状況の確認が行ないやすくなっています。

例) Status 項の色分け

灰 : 無効にしたもの

	Status	From	То	Assignment Name	Value	Enabled	Entity	Comment	Tag
1	🖋 Ok		💾 pld_clear_n	Global Signal	Global Clock	No	nios2_basic_lab		
2		< <new>></new>	< <new>></new>	< <new>></new>					

黒:適用

	Status	From	То	Assignment Name	Value	Enabled	Entity	Comment	Tag
1	🖌 🗸 Ok		💾 pld_clear_n	Global Signal	Global Clock	Yes	nios2_basic_lab		
2		< <new>></new>	< <new>></new>	< <new>></new>					

黄 : 警告(例えば未知のノード)

	Status	From	То	Assignment Name	Value	Enabled ∇	Entity	Comment	Tag
1	? 'To' name unrecognized		🔷 unknown_clk	Global Signal	Global Clock	Yes	nios2_basic_lab		
2		< <new>></new>	< <new>></new>	< <new>></new>					

濃い赤 : 未完成

	Status	From	То	Assignment Name	Value	Enabled $ abla$	Entity	Comment	Tag
1	🚶 Missing Value		"≞_ pld_clear_n	Global Signal		Yes	nios2_basic_lab		
2		< <new>></new>	< <new>></new>	< <new>></new>					

🔥 ALTIMA

・ 鮮やかな赤 : エラー/不当な値

※ Value 欄のプルダウン・リストの項目は、使用デバイスにより異なります。

2-4. エンティティにオプションを設定する方法

2-3 節では、ピンやレジスタ、内部ノードにオプションを設定したいときの操作方法を説明しましたが、ある階層 (エンティティ)に対しオプションを設定する場合には、以下の方法でエンティティを指定します。

- ① Project Navigator より、指定するエンティティを選択します。
- ② 右クリック \Rightarrow プルダウン・メニュー から、Locate \Rightarrow Locate in Assignment Editor を選択します。
- ③ New Assignment バーの To 欄をダブルクリックし、右端に表示された MI▼ ボタンの右側(▼)をクリ ックします。プルダウン・リストに表示された先ほど選択したエンティティ名を選択します。
- ④ その後の操作は、2-3 節と同様です。





2-5. Assignment Editor の便利機能

スプレッド・シート上において、任意のノードだけを表示させる方法(Filter 機能)を紹介します。

① "Filter on node names"欄に確認を行ないたいノード名を入力します。(デフォルトでは、「*: ワイルドカード」 が入力されているため、全てのノードが表示されています。)

•	< <new>> 🔻</new>	Filter on node nam	es: *						
	Status	From	То	Assignment Name	Value	Enabled	Entity	Comment	Tag
1	🖌 🖌 ok		"∎_ clk_in_one	Location	PIN_R20	Yes			
2	🔤 🛹 Ok		"∎_ clk_in_one	I/O Standard	1.2-V HSUL	Yes	nios2_basic_lab		
3	🔤 🛹 Ok		215 leds[7]	Location	PIN_H9	Yes			
4	🔤 🗹 Ok		💾 leds[6]	Location	PIN_H8	Yes			
5	🔤 🛹 Ok		💾 leds[5]	Location	PIN_B6	Yes			
6	🔤 🛹 Ok		💾 leds[4]	Location	PIN_A5	Yes			
7	🔤 🛹 Ok		💾 leds[3]	Location	PIN_E9	Yes			
8	🔤 🛹 Ok		💾 leds[2]	Location	PIN_D8	Yes			

② ノード名を入力後、Enter キーを入力すると、設定をしたノードのみが表示される。

例) 名前が "SRAM_A~" のノードのみ表示させる場合

<	(new>> 🔻 🔽	✓ Filter on node names: SRAM_A*							
	Status	From	То	Assignment Name	Value	Enabled	Entity	Comment	Tag
1	🖌 🗸 🗸		💾 SRAM_A[17]	Location	PIN_M24	Yes			
2	🖌 🗸 🗸		😬 SRAM_A[16]	Location	PIN_N24	Yes			
3	🖌 🗸 🗸		😬 SRAM_A[15]	Location	PIN_J26	Yes			
4	🖌 🗸 🗸		💾 SRAM_A[14]	Location	PIN_J25	Yes			
5	🖌 🗸 🗸		💾 SRAM_A[13]	Location	PIN_F22	Yes			
6	🖌 🗸 🗸		😬 SRAM_A[12]	Location	PIN_E21	Yes			
7	🖌 🗸 🗸		😬 SRAM_A[11]	Location	PIN_F21	Yes			
8	🖌 🗸 🗸		Ӵ SRAM_A[10]	Location	PIN_G20	Yes			



3. <u>参考</u>

3-1. よく使用されるオプション設定

※ よく使用されるオプションに関して知りたいユーザは、本資料を入手された販売代理店の技術資料サイトにて、下記資料をご参照く ださい。

資料タイトル 『Quartus II はじめてガイド – よく使用する Logic Option 設定方法(個別設定)』

3-2. オプションにおける Help の活用方法

オプションを設定するにあたりオプションの内容など詳細を知りたいときには、Quartus II のヘルプを活用してください。なお、QuartusII 14.0 のヘルプ機能は、Web ブラウザを使用して閲覧します。

そのオプションがターゲット・デバイスに適したオプションであるか、指定するノードは何が適切なのか(入力ピン、 出力ピン、レジスタなど)、また To 欄のみで良いのか、From 欄も必要であるかなどが確認できます。

キーワードにオプション名を入力するか、以下のようにオプションのカテゴリから検索し、確認してください。

◆ ロジック・オプション

ロジック・オプションの詳細を調べるには、Help メニュー ⇒ Search ⇒ Contents タブを選択し、Contents タブ 内にある Logic Option を選択し、ダブルクリックします。表示された各カテゴリより目的のオプションを探し、クリッ クしてください。

Help 🕏	Search Contents Index	Forums 🕏 Feedback
Search		Quartus II Help v14.0 > Logic Options
	Viewing Reports and Messages —	
	Using HDL with the Quartus II Sc	Logic options
	Using Altera Megafunctions	
	System-Level Designs ≤	The following logic options are available in the Quartus II software.
	Constraining Designs	······································
	Compiling Designs	
	About Simulating Designs	🗄 Advanced logic options:
	😕 Running Timing Analysis 📃	🗄 Global Signals logic options:
	☑ Achieving Timing Closure	I/O Features logic options:
	≥ Power Estimation and Analysis	I/O Timing Logic Options:
	≌ Signal Integrity Analysis	E Synthesis logic options:
	≥ Designing with LogicLock Region	Simulation logic options:
	🎽 Optimizing Designs with Design 🗧	
	ڬ Engineering Change Managemer	E Filler opumization:
	≥ Using the Netlist Viewer	± Other:
	≥ Using the State Machine Editor	
	≥ Using the Design Assistant	
	▶ Programming and Configuring D	
	Debugging and Optimization	
	≥ Integrating Other EDA Tools	Contact Altera Legal Notice
	≥ Devices and Adapters	Copyright© 2005-2014 Altera Corporation. All rights reserved. ALTERA, ARRIA,
	Logic Options	and/or dademarks of Altera Corporation in the 0.3. and other countries.

例) Auto Global Clock (Global Signal logic options) を検索した場合

リストの中から Global Signals logic options ⇒ Auto Global Clock を選択すると、以下の画面が表示されます。こ こでは、オプションの説明を確認することができます。







改版履歴

Revision	年月	概要
1	2014 年 11 月	初版

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。 株式会社アルティマ ホームページ: <u>http://www.altima.co.jp</u> 技術情報サイト EDISON: https://www.altima.jp/members/index.cfm 株式会社エルセナ ホームページ: <u>http://www.elsena.co.jp</u> 技術情報サイト ETS : https://www.elsena.co.jp/elspear/members/index.cfm

4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。

5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。