

Quartus[®] Prime はじめてガイド TimeQuest によるタイミング解析の方法

Ver.17



2018 年 3 月 Rev.1

ELSENA,Inc.





Quartus Prime はじめてガイド

TimeQuest によるタイミング解析の方法

E	<u>3次</u>	
	1. はじめに	3
	2. コンパイル・レポートの確認	4
	2-1. 各フォルダの概要	5
	2-2. サマリ・レポートの概要	6
	2-3. 詳細レポート(パス・スラック・レポート)の生成	7
	3. 詳細レポート	9
	3-1. 詳細レポートの概要	10
	3-2. パス・サマリ	10
	3-3. パス・スラック・レポート	12
	3-3-1. Path Summary	12
	3-3-2. Statistics	13
	3-3-3. Data Path	14
	3-3-4. Waveform タブ	15
	3-3-5. Extra Fitter Information タブ	16
	4. テクニカル・ビューワの活用	18
	4-1. Chip Planner	18
	4-2. Technology Map Viewer	18
	4-3. Resource Property Editor	19
	5. タイミング・エラー改善のための手法	20
	改版履歴	22



1. <u>はじめに</u>

この「Quartus® Prime はじめてガイド」シリーズは、インテル® Quartus® Prime 開発ソフトウェアを初めてご利用になるユーザ向けの資料です。



この資料は、FPGA/CPLD 開発の『7. タイミング検証』フェーズで参考になります。

この資料は、FPGA/CPLD のデザイン(回路)に対して与えたタイミング制約用ファイル(SDC ファイル)を Quartus® Prime に登録してコンパイルした時に、配置配線結果がタイミング制約(要求)を満たしているのか、それ とも満たすことができなかったのかを確認する方法について説明しています。

元々は ASIC 業界の標準フォーマットになっている Synopsys Design Constraints (SDC) ファイルを FPGA/CPLD のタイミング制約に使用することで、Quartus[®] Prime の Fitter(配置配線)で目標(ガイド)として参照するだけでなく、 TimeQuest Timing Analyzer による高性能なタイミング解析にも使用されます。

大まかな解析ステップを示すと、以下の通りとなります。

- 1. Quartus[®] Prime のコンパイル・レポートを確認(タイミング・エラーの有無を確認)
- 2. TimeQuest で詳細レポートを生成
- 3. TimeQuest で詳細レポートの解析(タイミング・エラーとなっているパスの遅延の詳細を確認)

この資料では、TimeQuest を使用した詳細パスのタイミング解析結果の確認方法まで説明しています。しかし、 タイミング満たせていないパスをどのように改善するかはケースによって異なるので、回避方法の詳細については 説明していません。

本資料で使用しているツールおよびツール・バージョンは、以下の通りです。

■ インテル[®] Quartus[®] Prime 開発ソフトウェア Standard Edition 17.1

2. コンパイル・レポートの確認

タイミング制約用の SDC ファイルが完成したら、Quartus[®] Prime で SDC ファイルの登録とコンパイルを実行します。SDC ファイルの作成方法や登録については、下記資料をご覧ください。

『Quartus® Prime はじめてガイド - TimeQuest によるタイミング解析の方法』

コンパイルが終わったら、コンパイル・レポートを確認してください。コンパイル・レポートではフェーズ毎に詳細 なコンパイル結果を確認することができますが、タイミング解析についてはサマリ情報のみ確認できます。配置配 線した結果がタイミング制約を満たせないなどのタイミング違反があった場合は、赤字で表示されます。コンパイ ル後には、まず赤字の有無を確認してください。



2-1. 各フォルダの概要

コンパイル・レポートの TimeQuest Timing Analyzer フォルダには、カテゴリごとにレポートが格納されています。 赤字で表示されている項目は、タイミング制約に対して満足していないパス、つまりタイミング・エラーのパスが含まれていることを示しています。

また、複数あるタイミング・モデルごとに詳細なレポートを生成させることもできます。タイミング・モデルの数は、 デバイスやプロセスによって異なります。Assignment メニュー \Rightarrow Settings \Rightarrow Compilation Process Settings カテゴ リの Enable multicorner support for TimeQuest and EDA Netlist writer にチェックを入れてコンパイルすると、各タイ ミング・モデルにおけるサマリ・レポートが生成されます。

General	Compilation Process Settings							
Files	Specify Compilation Process options.							
Libraries								
IP Settings	Parallel compilation							
IP Catalog Search Locations	Use global parallel compilation setting from Options dialog box - Use all available processors							
Design Templates	Use all available processors							
 Operating Settings and Conditio 	o ose un avanable processors							
Voltage	Maximum processors allowed: 1							
Compilation Process Settings	☑ Use smart compilation ☑ Preserve fewer node names to save disk space							
Incremental Compilation	🗆 Run Assembler during compilation 👘 Run I/O assignment analysis before compilation							
EDA Tool Settings	Run Netlist Viewers preprocessing during compilation							
Design Entry/Synthesis								
Simulation	Enable multicorner support for TimeQuest and EDA Netlist Writer							

もしコンパイル後にこのオプションを適用させてレポート生成させたい場合は、オプション設定後に TimeQuest Timing Analyzer プロセスを単独で実行してください (Processing メニュー \Rightarrow Start \Rightarrow Start TimeQuest Timing Analyzer)。フル・コンパイルすることなく、最終の配置配線結果からタイミング解析してレポートを生成してくれます。

TimeQuest Timing Analyzer フォルダの各カテゴリの概要は、以下の通りです。



2-2. サマリ・レポートの概要

SDC ファイルにタイミング制約漏れがなく、かつ適切な制約ができていることを前提とした時に、主にユーザはコンパイル・レポートの TimeQuest Timing Analyzer フォルダに生成された各タイミング・モデルのタイミング解析結果 (サマリ・レポート)において、タイミング・エラーがないかを確認します。

タイミング・モデルは複数存在するため、サマリ・レポートも複数フォルダに生成されます。それは、半導体デバ イスがプロセス<Process>(製造のばらつき)や電圧<Voltage>、温度<Temperature>によって、回路の遅延が 変動するためです。この 3 つの組み合わせを PVT 条件やデバイスの動作条件と呼んだりします。一般的に、電 圧が高くて温度が低いほど遅延は小さくなり、高速で動作します。最も速い動作条件を「Fast コーナ」、最も遅い動 作条件を「Slow コーナ」と呼びます。タイミングの解析は、少なくてもこの 2 つの動作条件で行います。

"少なくても 2 つの動作条件"と書いたのは、デバイスのベンダによって考え方に違いがあるからです。例えば、 インテル[®] FPGA の場合、90-nm プロセスまでの FPGA は 2 つの動作条件で解析しますが、40/60/65-nm プロセ スの FPGA では 3 つ、14/20/28-nm プロセスの FPGA では 4 つの動作条件で解析します。一般的には、 Fast/Slow コーナの 2 つですべての条件をカバーできるように、タイミング・モデルに余裕を持たせます。動作条件 を追加すれば、更に正確な解析ができるため、2 つ以上の動作条件を使う場合があります。つまり、ユーザはすべ てのタイミングを満足したかどうかを確認する必要があります。

ここから、Slow コーナのサマリ・レポートを例に、各フォルダを説明します。



ここで、タイミング・エラーになっている項目に着目します。Setup Summary をクリックすると、Slow コーナにおける各クロック・ドメインのセットアップ解析のサマリ・レポートが表示されます。それぞれの列のラベルは、「Clock」と「Slack」、「End Point TNS」です。



Slo	Slow 1100mV 85C Model Setup Summary												
٩	< <filter>></filter>												
	Clock	Slack	End Point TNS										
1	pll_clock	-5.580	-163.377										

「Clock」列には、クロック・ドメインの名前が表示されます。複数のクロック・ドメインがあるデザインでは、すべてのクロック・ドメインが表示されます。

「Slack」列には、クロック・ドメインの最小スラックが表示されます。この値がマイナスの時は赤字で表示され、タイミングを満たしていないパスがあることを示します。

「End Point TNS」の TNS は Total Negative Slack の略で、クロック・ドメイン内のマイナスのスラック値を合計した 値です。この値が大きいほど、そのクロック・ドメインにはタイミングを満たさないパスが数多く残っていて、タイミン グ収束が難しいと考えられます。

更に詳しい解析をするには、タイミングを満たさなかったパスがどのように構成されているのかを確認するため、 詳細レポート(パス・スラック・レポート)を生成します。

2-3. 詳細レポート(パス・スラック・レポート)の生成

サマリ・レポートからさらに詳しい解析をするために、詳細レポート(パス・スラック・レポート)を生成します。なお、 詳細レポートを生成する方法は幾つかあります。例えば、Quartus® Prime から別途 TimeQuest Timing Analyzer を 起動して目的のタイミング・モデルを選択し、再度サマリ・レポートを生成してから詳細レポートを生成させるフロー がインテルのドキュメントなどでも紹介されていますが、本資料では手軽に詳細レポートを生成させる方法で説明 します。

コンパイル・レポート内の TimeQuest Timing Analyzer フォルダから詳細の解析をしたいタイミング・モデルのフォ ルダを展開して、目的のパラメータのサマリ・レポートを選択します。その後、詳細に確認したいクロック・ドメインを 選択して、右クリックします。表示されたプルダウン・メニューから Report Timing... (In TimeQuest UI) を選択しま す。



自動的に TimeQuest が起動してバックグラウンドで指定したタイミング・モデルのタイミング用ネットリスト (Post-fit)が生成され、登録した SDC ファイルを読み込み、指定した内容が入力された状態で Report Timing ダイ アログ・ボックスが表示されます。このまま Report Timing をクリックしても詳細なレポートが生成されますが、必要 な項目を追加することで表示するパスを絞り込むことができます。

Clocks

必要に応じて、解析したいパスの送信クロック (From Clock)と受信クロック(To Clock)を指定します。 サマリ・レポートからのリンクで開いた場合は、受信 クロック(To Clock)が入力された状態になっていま す。

Targets

必要に応じて、解析したいパスの始点(From)と通 過点(Through)、終点(To)を指定します。

Analysis type

セットアップ/ホールド/リカバリー/リムーバルのい ずれかを選択します。サマリ・レポートからのリンク で開いた場合は、セットアップが選択された状態に なっています。

Paths

レポートに表示するパスの数や条件を指定します。 デフォルトは 10 パスです。スラックがある値より小 さいパスを表示するといった指定もできます。

Output

表示するレポートの詳細レベルを指定します。また、レポート表示のパネル名の指定やレポートの内容をテキストのファイルへ出力させることもできます。

😋 Report Timing Clocks From clock: -To clock: C pll_clock • Targets From: ... Through: ... To: Analysis type Paths Setup Report number of paths: 10 O Hold Maximum number of paths per endpoint: Recovery Maximum slack limit: ns Removal Pairs only Output Detail level: Full path Set Default Summary Path only Report panel name: Path and clock ull path File name: File options Open Overwrite O Append Console Tcl command: detail full path -panel name {Setup: pll clock} -multi corner Report Timing Close Help

表示するレポートの条件などを入力した状態で Report Timing をクリックすると、条件に合致した詳細レポート (パス・スラック・レポート)が表示されます。



3. <u>詳細レポート</u>

TimeQuest Timing Analyzer レポートの各タイミング・モデルのサマリから、Report Timing をクリックして詳細レポートを生成したら、パス・スラック・レポートを解析します。この詳細レポートで、タイミング要求を満たせなかったパスがどのように構成されているのかを確認して、その要因を明確にします。





3-1. 詳細レポートの概要

Report Timing により生成したレポートは、大きく 2 画面で構成されています。

Slo	w 1100m	V 85C Model											0
Cor	mmand In	fo Summar	y of Paths										
	Slack	From Node	To Node	Laur	nch Clock	Latch Clock	Relationship	Clock S	kew Data	Delay			
1	-5.580	inst2[13]	q[13]	pll_cl	ock	pll_clock	3.333	-4.430	2.903				
2	-5.568	inst2[11]	q[11]	pll	o di	oll clock	2.222	4.420	2.001				
3	-5.546	inst2[9]	q[9]	pll	指定し	たクロック・	ドメインにおり	けるワー	スト・スラッ	クのパス	・サマリ		
4	-5.533	inst2[6]	q[6]	pll									
Path	1 #1: Setu	p slack is . E E		50)				Pat	h #1: Setup sl	ack is -E-EBC	(VIOLATED)		
Pat	th Summa	ry Statistics	Data Pa	th W	/aveform	Extra Fitter Ir	nformation	Pa	th Summary	Statistics	Data Path	Waveform	Extra Fitter Information
		Property		value	count	Fotal Delay	% of tal		1				
1	Setup	Relationship	3	.333			· · · ·		•				
2	Clock	Skew		4.430					_			5.882 r	15
3	Data [Delay	2	.903			同じろ	ブ項日	lock Launch				
4	Numb	er of Logic Lev	/els		0					-			
5	Physic	cal Delays						Seti	p Relationship	3.330	ns 🔶		
1	▲ Arr	rival Path						Lato	h Clock		Latch		
1	-				6	4 1 7 1	40 0						
2		Cell			6	4.388	49 C	0.1 Data	ı Arrival	-			Ň
2	4	Data			-			Cloc	k Delay		8.5	59 ns	
1		IC			1	0.000	0 0	0.0	Delau				2.903 ns
2	Cell				3	2.903	100 0	0.0 - Uata	i betay				
•			m			ト部ウィンド	つで指定した	トパスの	詳細を表示	まる			-5.58 ns
Not	e: Negativ	e delays are o	mitted from	1			パフ・フニッ	<u>し、いへい</u>	ս եսուն աներանություններում աներանություններում աներանություններում աներաներություններում աներաներություններուց հեղություններություններություններություններություններություններություններություններություններություններություննե	· · · · ·			
							ハス・ヘラツ	う. つ下.	-1-		-		

上部ウィンドウでパスをクリック(指定)すると、下部ウィンドウが連動して指定パスの詳細を表示する仕組みに なっています。下部ウィンドウは左右に分割されているので、好みに応じて同時に別タブの情報を見ることができ ます。

3-2. パス・サマリ

クロック・ドメインにおけるワースト・スラックのパス・サマリのウィンドウ(詳細レポートの上部)では、以下の情報 が確認できます。この例は、To Node が出力ポートなので、以下の例2 が該当します。

ラック	値	ソースとディス	ティネーション	のノード	ソースとディスティ	ネーションのクロッ	7	
Slo	ow1100m	IV 85C Model			$ \land $			
Co	minut Ir	nfo Stynma	ary of Paths					
	Slack	From Node	To Node	Launch Clo	ck Latch Clock	Relationship	Clock Skew	Data Delay
1	-5.580	inst2[13]	q[13]	pll_clock	pll_clock	3.333	-4.430	2.903
2	-5.568	inst2[11]	q[11]	pll_clock	pll_clock	3.333	-4.430	2.891
3	-5.546	inst2[9]	q[9]	pll_clock	pll_clock	3.333	-4.431	2.868
4	-5.533	inst2[6]	q[6]	pll_clock	pll_clock	3.333	-4.430	2.856
5	-5.518	inst2[4]	q[4]	pll_clock	pll_clock	3.333	-4.389	2.882

■ 例1:内部レジスタ間のパス



■ 例2:デバイスを跨ぐレジスタ間のパス



スラック値(単位:ns)は、SDC 制約に対してのマージンです。マイナス値の場合は、期待値(制約値)に対してどのくらい不足しているかを示します。

例えば 1 行目は、以下のように読み取ります。

<u>ソース・ノード(送信ノード)の"inst2[13](レジスタ)"</u>から<u>ディスティネーション・ノード(受信ノード)"q[13](出力ポ</u> ート)に接続している対向デバイス(後段のデバイス)の入力レジスタ"までは、それぞれ SDC で定義したクロック "pll_clock" (PLL 出力クロック)と"pll_clock" (PLL 出力クロック)の同一クロックでドライブされており、そのノード間 の遅延は、SDC で制約した制約値に対して 5.580ns 不足している。

では、このノード間はどのような経路により制約値を満足できないのかを確認するため、パス・スラック・レポート を解析します。 3-3. パス・スラック・レポート

詳細レポートの下部ウィンドウにあるパス・スラック・レポートは、左右に分割され、同じタブが用意されています。 同時に別タブの情報を見ることができます。

Dat	#1: Cotup cl	ekie EE80		TED)			•	Dath #1: Setup clack is E. 590 (VIOLATED)							
Pa	th Summary	Statistics	Data	Path	Waveform	Extra Fitter Information		Path Summary	Statistics	Data Path	Wavefo	rm	Extra Fitter Information		
Dat	a Arrival Path														
	Total Incr RF Type Fanout Location		*												
1	0.000	0.000				-					5.88	2 ns			
2	4 8.559	8.559					-	Launch Clock Launch							
1	0.000	0.000						4							
2	0.000	0.000			1	PIN_L8		Setup Relationship	3.338 n	s					
3	0.000	0.000	RR	IC	1	IOIBUF_X15_Y61_N1		Latab Clock		Latch					
4	0.890	0.890	RR	CELL	1	IOIBUF_X15_Y61_N1									
5	1.879	0.989	RR	IC	1	PLLREFCLKSELECT_X0_Y20	-	Data Arrival					X		
6	2.212	0.333	RR	CELL	1	PLLREFCLKSELECT_X0_Y20				8.55	9 ns				
7	2.242		00	10	10		· •	Clock Delay					······································		
Dat	a Required Pa	ith						Data Delay					2.903 ns		
	Total	Incr	RF	Туре	Fanout	Location	^	Slack					-5.58 ns		
1	3.333	3.333						-				,			
2	4 7.462	4.129					н	Data Required							
1	3.333	0.000						Clock Delay			3.459 ns				
2	3.333	0.000			1	PIN_L8									
3	3.333	0.000	RR	IC	1	IOIBUF_X15_Y61_N1		Output Delay			-1. (5 ns			
4	4.223	0.890	RR	CELL	1	IOIBUF_X15_Y61_N1		Clock Pessinism			0.67	IS			
5	5.161	0.938	RR	IC	1	PLLREFCLKSELECT_X0_Y20	-	0100V LE9910190			[]				
6	5.471	0.310	RR	CELL	1	PLLREFCLKSELECT X0 Y20	-	Clock Uncertainty			-0.0	8 ns ∮			
۰ _						4									

タイミング・エラーを起こしているパスを改善するため、ユーザはこれらの情報から現状(要因)を把握する必要 があります。各タブの概要を紹介します。

3-3-1. Path Summary

パス・サマリで選択した行(ノード間)におけるスラック値とパスのサマリを表示しています。

Path Summary Statistic			s	Data Path	Way	/eform	Extra Fitter Information	
	Prope	rty	Value					
1	From Node			st2[13]				
2	To Node		q[13]					
3	Launch Clock			_clock				
4	Latch Clock		pll_clock					
5	Data Arrival Time			.462				
6	Data Required Time			382				
7	Slack		-5.580 (VIOLATED)					

Data Arrival Time(データ到達時間)とは、クロック・ソースの送信エッジから送信レジスタを通って受信レジスタに データが到達するまでの時間のことです。これは、送信レジスタまでのクロック遅延と送信レジスタの遅延、受信レ ジスタまでのデータ遅延の合計です。

Data Required Time(データ要求時間)とは、受信レジスタが正しくデータを受け取るために、受信レジスタにデータが到達しておくべき時間のことです。

Slack は SDC 制約に対して、実際の回路が持つタイミングのマージンのことです。以下の式により算出され、回路内のすべてのパスに対してスラックがプラス値になれば、その回路はタイミング要求を満たして正しく動作することを示します。

Setup Slack = Data Required Time (Setup) - Data Arrival Time

Hold Slack = Data Arrival Time - Data Required Time (Hold)

タイミング解析をするには、まず用語と考え方を理解する必要があります。本資料では、用語と考え方の説明を 省略しています。詳細は、下記資料をご覧ください。

『TimeQuest ~タイミング解析の用語と考え方~』

3-3-2. Statistics

パス・サマリで選択した行(ノード間)におけるパス遅延の統計を表示しています。

Path	Summary	Statistics	Data P	Path	Waveform	Extra Fitter I	nformation		
		Property		Valu	e Count	Total Delay	% of Total	Min	Max
1	Setup Rel	ationship		3.333	;				
2	Clock Ske	W		-4.43	0				
3	Data Dela	у		2.903	;				
4	Number of	of Logic Level	5		0				
5	Physical I	Delays							
1	 Arrival 	Path							
1	4 Clo	ck							
1		С			6	4.171	49	0.000	2.419
2	(Cell			6	4.388	51	0.179	1.738
2	⊿ Dat	a							
1	1	С			1	0.000	0	0.000	0.000
2	(Cell			3	2.903	100	0.000	2.311
3	L L	иТсо			1	0.000	0	0.000	0.000
2	A Requir	ed Path							
1	4 Clo	ck							
1		С			4	0.938	26	0.000	0.938
2	(Cell			3	2.670	74	0.310	1.470
3	F	PLL Compens	ation		1	-0.149	0	-0.149	-0.149

Arrival Path および Required Path は、Data Arrival Path と Data Required Path のクロックとデータの内訳を表しています。

また、IC (Inter Connect) は、内部配線の遅延の合計を表しています。Cell は、内部セル(ピンやロジック・エレメントなど配線以外の部分)の遅延の合計を表しています。uTco は、内部レジスタの出力遅延(Clock-to-Output Time / Tco)です。

3-3-3. Data Path

パス・サマリで選択した行(ノード)におけるパス遅延の詳細(経路)を表示いています。ユーザはこの Data Path タブをメインに検証します。画面は Data Arrival Path と Data Required Path に分かれていて、"データ到達時間"と "データ要求時間"のパスを表示しています。

以下は、Report Timing の詳細レベル(Detail Level)に Full Path を選択した場合のパス・スラック・レポートです。

	Path	#1: Setup sla	ck is -5.580		ATED)								
	Pat	n Summary	Statistics	Data	Path	Vaveform	Extra Fitter	Information					
	Data	Arrival Path											
	<i>/</i> -		Incr	RF	Type	Fanout		Location	Element				
21	197		0.000		.,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,				launch edge time				
	2	4 8.559	8.559						clock path				
	1	0.000	0.000	100					source latency				
	2	0.000	0.000			1		-	in				
	3	0.000	0.000	RR	IC	10	セル(ピン、レジスタ、LUT な	に、 in~inputli				
	4	0.890	0.890	RR	CELL	1	IOIBUF X1	5_Y61_N1	clock in~input]o				
	5	1.879	0.989	RR	IC	1	PLLREFCLK	SELECT_X0_Y20_N0	pll_inst pll_inst altera_pll_i general[0].gpll~PLL_REFCLK_SELECT clkin[D]			
	6	2.212	0.333	RR	CELL	1	PLLREFCLK	SELECT_X0_Y20_N0	pll_inst pll_inst altera_pll_i general[0].gpll~PLL_REFCLK_SELECT clkour	t			
با ا	7 -	2.212	0.000	RR	IC	10	FRACTIONA	LPLL_X0_Y14_N0	pll_inst pll_inst altera_pll_i general[0].gpll~FRACTIONAL_PLL refclkin				
	8	2.391	0.179	RR	CELL	1	FRACTIONA	LPLL X0 Y14 NO	pll_inst pll_inst altera_pll_i general[0].gpll~FRACTIONAL_PLL vcoph[0]				
	9	2.391	0.000	RR	IC	1	人 力		L_inst pll_inst altera_pll_i gengpll~PLL_OUTPUT_COUNTER vco0ph	[0]			
	10	4.129	1.738	RR	CELL	1	123		Linst pll_inst altera_pll_i gen[0].gpll~PLL_OUTPUT_COUNTER divcl	.k			
	11	4.892	0.763	RR	IC	1	CLKCTRL_G	1	pll_inst pll_inst altera_pll_i outclk_wire[0]~CLKENA0 inclk				
	12 5.216		0.324	RR	CELL	46	CLKCTRL_G	1	pll_inst pll_inst altera_pll_i outclk_wire[0]~CLKENA0 outclk				
	13 7.635		2.419	RR	IC	1	DDIOOUTC	ELL_X2_Y0_N84	inst2[13] clk				
	14 8.55		0.924	RR	CELL	1	DDIOOUTC	ELL_X2_Y0_N84	inst2[13]				
	3	4 11.462	2.903						data path				
	1	8.559	0.000		uTco	1	DDIOOUTC	ELL_X2_Y0_N84	inst2[13]				
<u> </u>	2	9.151	0.592	FF	CELL	T	PDIOOUTC	ELL X2 YO N84	inst2[13] q				
_	3	9.151	0.000	FF	IC	1	レジスタの Tro		q[13]~output i				
_	4	11.462	2.311	FF	CELL	1	PIN_V8		q[13]~output o				
デー	タ・ノ	パス 1.462	0.000	FF	CELL	0			q[13]				
	Data	Required Pat	th	7									
		Total	Incr	RF		~	ᢪ᠕᠂ᡛ᠌ᡘᡏ	Location	Element				
	1	3.333	3.333			谷人ナツノ	の遅延		latch edge time				
	2	7.462	4.129						clock path				
	1	3.333	0.000						source latency				
	2	3.333	0.000			1	PIN_L8		clock_in				
	3	3.333	0.000	RR	IC	1	IOIBUF_X1	5_Y61_N1	clock_in~input i				
	4	4.223	0.890	RR	CELL	1	IOIBUF_X1	5_Y61_N1	clock_in~input o				
	5	5.161	0.938	RR	IC	1	PLLREFCLK	SELECT_X0_Y20_N0	pll_inst pll_inst altera_pll_i general[0].gpll~PLL_REFCLK_SELECT clkin[0]			
	6	5.471	0.310	RR	CELL	1	PLLREFCLK	SELECT_X0_Y20_N0	pll_inst pll_inst altera_pll_i general[0].gpll~PLL_REFCLK_SELECT clkou	t			
	7	5.471	0.000	RR	IC	10	FRACTIONA	LPLL_X0_Y14_N0	pll_inst pll_inst altera_pll_i general[0].gpll~FRACTIONAL_PLL refclkin				
	8	5.322	-0.149	RR	COMP	1	FRACTIONA	LPLL_X0_Y14_N0	pll_inst pll_inst altera_pll_i general[0].gpll~FRACTIONAL_PLL vcoph[0]				
	9	5.322	0.000	RR	IC	1	PLLOUTPU	TCOUNTER_X0_Y18_N1	pll_inst pll_inst altera_pll_i gengpll~PLL_OUTPUT_COUNTER vco0ph	[0]			
	10	6.792	1.470	RR	CELL	1	PLLOUTPU	TCOUNTER_X0_Y18_N1	pll_inst pll_inst altera_pll_i gen[0].gpll~PLL_OUTPUT_COUNTER divc	lk			
	11	7.462	0.670						clock pessimism removed				
	3	7.382	-0.080						clock uncertainty				
	4	5.882	-1.500	F	oExt	0	PIN_V8		q[13]				

その他、各列では以下のような内容が確認できます。

Total	ノードまでの遅延時間	の合計								
Incr	ノードまでの遅延時間									
RF	信号の立ち上がり(Ris	信号の立ち上がり(Rise)、立ち下がり(Fall)のどちらを解析したパスかを示します								
Туре	ノードのタイプを示しま	इन								
	CELL 論理セル									
	IC	配線(Inter Connect)								
	COMP	PLL の位相補正値								
	uTco/uTsu/uTh	レジスタの出力遅延/セットアップ時間/ホールド時間								
	iExt/oExt	入力/出力の制約設定値								
Fanout	ノードのファンアウト数	ξ								
Location	ノードの配置された位	器								
Element	ノードの名前									

3-3-4. Waveform タブ

パス・サマリで選択した行(ノード)における Data Path タブの情報をグラフィカルに波形表示しています。ここに はデータ到達時間やデータ要求時間、スラックの関係が波形で表示されるので、直感的かつ視覚的にもわかりや すく検証ができます。

特に入出力タイミングの解析では、ユーザが与えたタイミング制約とタイミング解析した結果から得られるスラックなどの関係が、Data Path タブなどの数値のみではわかりにくいことがあるので、Data Path タブと同時に Waveform タブを見ることで確認しやすくなります。





3-3-5. Extra Fitter Information タブ

パス・サマリで選択した行(ノード)におけるフィッタ情報(配置配線情報)を視覚的に表示しています。このタブは、 60/65-nm 以降のプロセスのデバイスで表示されます。



例えば、上部に示された表の 1 がデータ・パスの始点、最末尾がデータ・パスの終点で、共に黒ドットで表示されます。その間のルーティングは黒線で表示されます。ただし、このルーティング表示は、実際の配線経路を表示している訳ではありません。CELL の位置を直線的に結んだものです。なお、Location 項は座標(X, Y)で示され、デバイスの左下(★マーク)が原点(X1, Y1)です。

4. <u>テクニカル・ビューワの活用</u>

TimeQuest のパス・スラック・レポートの情報を、Quartus II のグラフィカル・ビューワ・ツールと関連付けて閲覧 することができます。数値のみのタイミング解析情報に加えて、視覚的な情報がプラスされることで、ユーザはより 現状を把握することができます。

詳細レポートのパス・サマリの中で確認したいパスの Slack 付近を指定して、右クリックで現れるプルダウン・メ ニューから Location Path ⇒ Locate in *** 項目から、希望するビューワを選択します。

Cor	mmand I	Info	Summary o	f Paths								
	Slack				F	rom Node						
1	-5.58Q	inct	0[10]							q[13]		
2	-5.568	Co	ру				Ctrl+C			q[11]		
3	-5.546	Se	lect All				Ctrl+A			q[9]		
4	-5.533	Ur	ndo Sort						q[6]			
5	-5.518	CC	llanse All						q[4]			
6	-5.515	Ex	mand All							q[14]		
7	-5.494	27	pund m							q[15]		
•		Re	port Worst-	Case Pa	ith				III			
Path	#1:56	Re	port Timing.					F			Path #1: Setu	
		Re	port Timing	Closure	e Recomn	nendations		E				
Pat	n Sum	Se	t False Path	(betwee	en nodes)		r	Information		Path Summa		
Data	a Arriv	Se	t False Path	(betwee	en clocks)							
	Т	Se	t Multicycle	(betwee	en nodes)				Location	Â		
1	0.0	Se	t Multicycle	betwee	en clocks)							
2	4 8 5	Ex	port						+			
	_	Lo	cate Path		•	L	Locate in Chip	Planner				
Data	a Requir	cu Pa	ui				Locate in Tech	nology M	ap Viewer			
	То	tal	Incr	RF	Туре	Fanout			Locate in Reso	ource Prop	erty Editor	

4-1. Chip Planner

タイミングを満たさない原因は様々ですが、その 1 つに"配置の問題"があります。それを検証するのに便利な ツールが Chip Planner です。

Chip Planner は、デバイスのリソース(ロジック・エレメントやメモリ・ブロック、DSP ブロック、I/O ピンなど)の使 用状況やデバイス内部のどこに配置しているかをグラフィカルに確認できるビューワです。その機能を活用して、 TimeQuest により得られたタイミングの詳細レポートで指定したデータ・パス間のセル配置関係を確認します。

※ 本資料では、Chip Planner の詳細については割愛します。

4-2. Technology Map Viewer

タイミングを満たさない原因は様々ですが、その 1 つに"回路の実現方法の問題"があります。それを検証するのに便利なツールが Technology Map Viewer です。

Technology Map Viewer は、作成した論理回路がどのような論理ブロックで構成され、接続されているのかをグ ラフィカルに確認できるビューワです。その機能を活用して、TimeQuest により得られたタイミングの詳細レポート で指定したデータ・パス間のセル構成を確認します。

※ 本資料では、Technology Map Viewer の詳細については割愛します。

4-3. Resource Property Editor

Chip Planner や Technology Map Viewer と共に、必要に応じて使用すると便利なツールが Resource Property Editor です。

Resource Property Editor は、ロジックの実装と接続の詳細をデバイスの構造(デバイス・アーキテクチャ)レベル で確認できるグラフィカル・ビューワです。Chip Planner や Technology Map Viewer から、さらにデバイス構造レベ ルの配置情報を得たいときに、各ビューワから Resource Property Editor にクロス・プローブするといった使い方が 主です。

※ 本資料では、Resource Property Editor の詳細については割愛します。

5. タイミング・エラー改善のための手法

タイミング解析した結果、タイミング違反のパスがある場合は、タイミング違反に至っている原因を探ります。タイ ミング・エラーは、主に以下の原因が考えられます。(もちろん、これら以外の要因もあり得ます。)

- データ・パス間の多段ロジック
- 送信側の高ファンアウト信号
- 物理的制約の衝突(配置や配線)
- 厳しいタイミング制約

タイミングの詳細レポートやテクニカル・ビューワなどから、タイミング・エラーの原因を調査して、改善させる必要があります。

• Timing Optimization Advisor の活用(Tools メニュー \Rightarrow Advisors \Rightarrow Timing Optimization Advisor)

Advisor は、デザインを最適化するための推奨設定を提案してくれる機能です。提案された設定を試すことで、状況が改善する可能性があります。 A マークは、適用されていない設定であることを表しています。ユーザは内容を確認して、試してみる価値があるかどうかを判断します。設定によっては、Settings 画面を開かなくても、Correct the Settings をクリックするだけで簡単に設定を反映させることができます。 マークは、既に適用済みの設定を表しています。Undo をクリックすると、未設定の状態に戻すことができます。

● 配置配線オプションの変更(Assignments メニュー ⇒ Settings ⇒ Compiler Settings)

高パフォーマンスになるような配置配線設定や消費電力低減になるような配置配線設定、リソースをなる べく消費しないエリア重視の配置配線設定があります。デフォルトはパフォーマンスとパワー、エリアのバ ランスの取れた設定である Balanced になっています。

Compiler Settings				
Specify high-level optimization settings for the Compiler (including integrated synthesis and fitting). These settings control the optimization focus and algorithms that will be performed throughout design compilation.				
Optimization mode				
Balanced (Normal flow)				
© Performance (High effort - increases runtime)				
Performance (Aggressive - increases runtime and area)				
Power (High effort - increases runtime)				
Power (Aggressive - increases runtime, reduces performance)				
Area (Aggressive - reduces performance)				
Prevent register optimizations				
Prevent register retiming				
Advanced Settings (Synthesis) Advanced Settings (Fitter)				

デザインの見直し

場合によっては、デザインの見直しで改善するかも知れません。タイミング違反の要因によっては、検討 する必要があるかも知れません。

● タイミング制約の見直し(本当に正しい制約をしているか?必要以上に厳しい制約になっていないか?)

タイミング制約をもう一度見直して、制約値が厳しすぎることなく最適かどうかを確認してみてください。基本的には、タイミング制約にマージンを持たせる必要はありません。(100MHz で動作するクロックに対して、110MHz のクロックであるといった過剰なタイミング制約与えるなど)

● デバイスのスピード・グレードを高速デバイスへ変更

デバイスのスピード・グレードの変更が許容できる場合は、試してみると良いかも知れません。



<u> 改版履歴</u>

Revision	年月	概要
1	2018年3月	初版

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
 株式会社マクニカ アルティマ カンパニー https://www.alt.macnica.co.jp/ 技術情報サイト アルティマ技術データベース https://www.alt.macnica.co.jp/ 技術情報サイト アルティマ技術データベース https://www.alt.macnica.co.jp/ 技術情報サイト ETS https://www.alt.macnica.co.jp/ 技術情報サイト ETS https://www.alt.macnica.co.jp/ https://www.alt.macnica.co.jp/ https://www.alt.macnica.co.jp/

4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。

5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。