

Quartus Prime EDA ツールの設定方法

ver.15.1

Quartus Prime

EDA ツールの設定方法

目次

1. はじめに	3
2. サポート環境	4
3. 操作方法	5
3-1. 論理合成ツールとのインタフェース設定	5
3-2. シミュレーション・ツールとのインタフェース設定	7
3-2-1. 設定方法	7
3-2-2. ネットリスト・ファイルの生成	9
4. NativeLink の設定	11
4-1. 環境の設定	11
4-2. EDA Tool Settings の設定	12
4-2-1. 論理合成ツールの場合	12
4-2-2. シミュレーション・ツールの場合	13
改版履歴	16

1. はじめに

この資料は、Quartus[®] Prime 開発ソフトウェアの他に、論理合成やシミュレーションにおいて EDA ツール[※] を使用する場合の設定方法をご紹介します。

※ EDA ツール : *Electronic Design Automation Tool* の略で、半導体の設計作業を自動化し支援するためのソフトウェアの総称

Quartus Prime 開発ソフトウェアは、様々な EDA ツールとインタフェースを取ることができます。論理合成ツールから生成された .edif や .vqm ファイルを Quartus Prime 開発ソフトウェアでコンパイルするときや配置配線終了後に言語シミュレーション・ツールでシミュレーションを実行するときなど、EDA ツールとインタフェースを取るためには、LMF(Library Mapping File)の設定やシミュレーション用ネットリスト・ファイルを生成させる設定が必要です。これらの設定は、EDA Tool Settings にて行います。

通常は、Quartus Prime 開発ソフトウェアのプロジェクト作成時に EDA Tool Settings の設定を行います。その操作方法に関しては、本資料を入手したサイト内の以下の資料をご覧ください。

『Quartus Prime - プロジェクトの管理』

本資料では、EDA 論理合成ツールと EDA シミュレーション・ツールに着目し、プロジェクト作成後に EDA ツールの設定や変更、内容を確認する方法を紹介します。また、EDA ツールの実行を Quartus Prime 開発ソフトウェアの操作フローに統合して行える NativeLink の設定方法も案内しています。

2. サポート環境

主な EDA ツールのサポート環境は、以下の通りです。

論理合成ツール	バージョン	NativeLink [※] サポート
Mentor Graphics [®] Precision	2015a	✓
Synopsys [®] Synplify, Synplify Pro, and Synplify Premier	2014.09	✓
シミュレーション・ツール	バージョン	NativeLink [※] サポート
Aldec Active-HDL	10.2 Update 2	✓
Aldec Riviera-PRO	2015.06	✓
Cadence Incisive Enterprise Simulator (IES)	14.2 (Linux only)	✓
Mentor Graphics ModelSim [®] PE	10.4b	✓
Mentor Graphics ModelSim SE	10.4b	✓
Mentor Graphics ModelSim-Altera	10.4b	✓
Mentor Graphics Questa [®]	10.4b	✓
Synopsys VCS and VCS MX	2014.12-SP1 (Linux only)	✓

※ NativeLink については、「第 4 章 Native Link の設定」をご参照ください。

使用する Quartus Prime 開発ソフトウェアとインタフェースが可能な EDA ツールおよびバージョンは、[Documentation: Release Notes](#) の “Quartus Prime Standard Edition Software and Device Support Release Notes Version 15.1” 内の “EDA Interface Information” に掲載されています。また、Quartus Prime / Quartus II 開発ソフトウェアの旧バージョンのリリース・ノートは、[Documentation Archive](#) よりご覧ください。


3. 操作方法

プロジェクトを作成後に、EDA ツールの設定を行うまたは変更するときは、EDA Tool Settings を起動します。


3-1. 論理合成ツールとのインターフェース設定

HDL デザイン(VHDL / Verilog-HDL / System Verilog)を EDA 論理合成ツールによって .edif ファイルまたは .vqm ファイルに変換後、そのファイルを Quartus Prime 開発ソフトウェアでコンパイルするには、Library Mapping File(LMF)の設定を行います。


- ① Assignments メニュー ⇒ Settings ⇒ EDA Tool Settings の項目から Design Entry/Synthesis を選択します。
- ② Tool name のプルダウン・リストより、.vqm ファイルを生成した EDA 論理合成ツールを選択します。(EDA Tool Setting ウィンドウの Tool Name プルダウンメニューから選択することもできます。)



- ③ Format のプルダウン・リストより、Quartus Prime 開発ソフトウェアにエントリするデザイン・ファイルのフォーマット・タイプを選択します。(フォーマットの種類は、使用する論理合成ツールにより異なります。)



- ④ Library Mapping File(LMF)はツール名を選択すると自動的に設定されます。もし Tool name で Custom を選択した場合には、適切なファイルを指定してください。OK ボタンをクリックして、設定完了です。



以上で、.vqm ファイルを Quartus Prime 開発ソフトウェアでコンパイルすることが可能になります。

【補足① : EDA 論理合成ツールとのインターフェース】

EDA 論理合成ツールとインターフェースを取る場合、プロジェクトにエン트리(登録)するデザイン・ファイルの取り扱いに注意してください。VHDL や Verilog-HDL、System Verilog を EDA 論理合成ツールで変換した場合、Quartus Prime 開発ソフトウェアがコンパイルするデザイン・ファイルは、論理合成ツールで生成された .vqm ファイルになります。そのため、変換前の HDL ファイルをそのプロジェクトのデザイン・ファイルとしてエントリしないでください。デザイン・ファイルのエントリは以下から確認、設定ができます。

Project メニュー ⇒ Add/Remove Files in Project を選択します。



【補足② : LMF の設定】

論理合成ツールで生成したファイル・フォーマットが VHDL または Verilog-HDL の場合でも、Analysis & Synthesis Settings において LMF 設定が必要です。(指定する LMF ファイルは、論理合成ツールのベンダにより異なります。)

例:Design Compiler の場合の LMF は、 \yen <Quartus Prime インストール・ディレクトリ> \yen lmf \yen dc_fpga.lmf ファイルです。


3-2. シミュレーション・ツールとのインターフェース設定

配置配線後のシミュレーション(ゲート・レベル・シミュレーションおよびタイミング・シミュレーション)を EDA シミュレーション・ツールで行う場合は、Quartus Prime 開発ソフトウェアにより生成された EDA シミュレーション・ツール用のネットリスト・ファイルを使用します。ネットリスト・ファイルを生成させるため、使用する EDA シミュレーション・ツールや言語タイプなどを指定します。

※ Quartus Prime 開発ソフトウェア v15.1 でサポートしているデバイスのうち、Stratix V と Arria 10、Arria V、Cyclone V、MAX 10 デバイスはタイミング・シミュレーションをサポートしていません。従って、Quartus Prime 開発ソフトウェアは遅延情報ファイルの .sdo ファイルを生成しません。

3-2-1. 設定方法


- ① Assignments メニュー ⇒ Settings ⇒ EDA Tool Settings の項目から Simulation を選択します。
- ② Tool name のプルダウンメニューより、シミュレーションを行う EDA シミュレーション・ツール名を選択します。




- ③ Format for output netlist 項目で、生成するネットリスト・ファイルの言語を選択します。
- ④ Output directory にてネットリスト・ファイルの出力先を指定します。

※ デフォルトは、 $\$$ QuartusPrime プロジェクト・ディレクトリ \backslash simulation \backslash シミュレーション・ツール名 \backslash です。

- ⑤ 必要に応じてオプションを設定します。



More EDA Netlist Writer Settings ボタンをクリックすると、その他のオプションが設定できます。



<More EDA Netlist Writer Settings>

- Architecture name in VHDL output netlist
 生成するネットリスト・ファイルの Architecture 名の指定をする。
- Bring out device-wide set/reset signals as ports
 ネットリスト・ファイルに、devpor、devclm、devoe を最上位階層の入力ポートとして加える。
- Disables violations of detection setup and hold time violations in the input registers of bi-directional pins.
 双方向ピンの入力レジスタのセットアップと保持時間違反の検出を無効にする。
- Do not write top level VHDL entity
 VHDL ファイルの中にトップレベルの定義を記述しないように指定する。
- Flatten buses into individual nodes
 バス信号を全てフラットにしてネットリスト・ファイルを生成する。
- Generate netlist for functional simulation only
 ネットリスト・ファイルのみ出力する。遅延情報ファイル(.sdo ファイル)は生成しません。(このオプションは、VCS MX シミュレーション・ツールは利用できません。)
- Generate third party EDA tool command script for gate-level simulation
 EDA ツールでゲート・レベル・シミュレーションを実行するためのコマンド・スクリプトを生成する。
- Generate third party EDA tool command script for RTL function simulation
 EDA ツールで RTL シミュレーションを実行するためのコマンド・スクリプトを生成する。

- Location of user compiled simulation library
EDA ツールで使用するライブラリのディレクトリを選択します。(ModelSim-Altera または Active-HDL のコンパイル前のライブラリは使用できません。)

※ 上記オプションの詳細は、本資料を入手したサイト内から以下の資料をご覧ください。

『ModelSim - アルテラ・シミュレーション・ライブラリ作成および登録方法』

- Maintain hierarchy
ユーザの構成した階層設計を保持して、ネットリスト・ファイルを生成する。
- Truncate long hierarchy paths
80 文字以上のノード名は切り詰めてネットリスト・ファイルを作成する。

⑥ OK ボタンをクリックして、設定完了です。

3-2-2. ネットリスト・ファイルの生成

設定後、コンパイルを実行するとネットリスト・ファイルが生成されます。もし、すでにコンパイルが完了していて、ネットリスト・ファイルのみを生成したい場合には、以下のメニューを実行してファイルを生成してください。

Processing メニュー ⇒ Start ⇒ Start EDA Netlist Writer を選択します。(または Tasks ウィンドウからの実行でも可能。)

【補足③ : ゲート・レベル・シミュレーションの実行方法】

Quartus Prime が生成する .vo ファイル (Verilog-HDL ネットリスト・ファイル) には、遅延情報ファイル (.sdo) をアノテートする (読み込む) 記述があります。そのため、デフォルトでタイミング・シミュレーションが実行されます。遅延を含まないゲート・レベル・シミュレーションを実行したい場合には、.sdo ファイルを読み込む記述部分をコメント・アウトしてください。

ただし、タイミング・シミュレーションをサポートしないデバイスのプロジェクトでは、遅延情報をファイルのアノテートする記述がありません。

遅延ありの場合

```
tril devpor;
tril devoe;
// synopsys translate off
initial $sdf_annotate("fir_filter_v.sdo");
// synopsys translate on

wire \mult_inst|lpm_mult_component|auto_ge
wire \mult_inst|lpm_mult_component|auto_ge
```


遅延なしの場合

```
tril devpor;
tril devoe;
// synopsys translate_off
//initial $sdf_annotate("fir_filter_v.sdo");
// synopsys translate_on

wire \mult_inst|lpm_mult_component|auto_gene;
wire \mult_inst|lpm_mult_component|auto_gene;
```

または、.vo ファイル自体に .sdo ファイルをアノテートする記述をさせないオプション設定をして、ネットリスト・ファイルを生成することも可能です。

- ① Assignments メニュー ⇒ Settings... ⇒ EDA Tool Settings の項目から Simulation を選択します。
- ② More EDA Netlist Writer Settings ボタンをクリックします。
- ③ Generate netlist for functional simulation only を On に設定し、OK ボタンをクリックします。



- ④ その後、コンパイルまたは EDA Netlist Writer を実行してください。

4. NativeLink の設定

Quartus Prime 開発ソフトウェアでは、EDA ツールの実行を Quartus Prime 開発ソフトウェアの操作フローに統合することが可能です。この機能を使用することで、論理合成ツールの GUI を起動せずに論理合成することができたり、Quartus Prime 開発ソフトウェアのメニューから自動でシミュレーション・ツールを起動してシミュレーションを実行することができます。

NativeLink を使用する場合は、あらかじめ使用する EDA ツール用の環境の設定と EDA Tool Settings でのオプション設定が必要です。


4.1. 環境の設定

- ① Tools メニュー ⇒ Options を選択します。
- ② Category から EDA Tool Option を選択します。
- ③ NativeLink を設定したいツール名の Location of executable 欄をダブルクリックします。ブラウザ・ボタンにて EDA ツールの実行ファイル (*.exe) があるディレクトリまでのパスを指定します。

例：ModelSim-Altera の場合

¥<ModelSim-Altera インストール・ディレクトリ>¥win32aloem


- ④ OK ボタンをクリックして設定完了です。



4-2. EDA Tool Settings の設定

4-2-1. 論理合成ツールの場合

- ① Assignments メニュー ⇒ Settings ⇒ EDA Tool Setting の項目から Design Entry/Synthesis を選択します。
- ② Tool name のプルダウン・リストより、NativeLink で使用する EDA 論理合成ツールを選択します。
- ③ Run this tool automatically synthesize the current design オプションにチェックを入れ、OK ボタンをクリックして設定完了です。
- ④ その後、コンパイルを実行してください。



【補足④ : NativeLink を実行する際、エントリするデザイン・ファイル】

EDA 論理合成ツールの NativeLink を実行する場合、Quartus Prime 開発ソフトウェアでエントリするデザイン・ファイルは、指定した EDA 論理合成ツールが論理合成実行時に使用する HDL ファイルを全てエントリします。

コンパイルを実行すると、メッセージ・ウィンドウには始め EDA 論理合成ツールのメッセージが表示され、実行内容などの情報が確認できます。その後 Quartus Prime 開発ソフトウェアのメッセージに変わり、EDA 論理合成ツールによって生成された .edif または .vqm ファイルをデザイン・ファイルとして自動的に認識し、コンパイルが実行されます。

4-2-2. シミュレーション・ツールの場合

- ① Assignments メニュー ⇒ Settings ⇒ EDA Tool Setting の項目から Simulation を選択します。
- ② 必要に応じ、各種オプション設定をします。

※ 設定方法、内容については、「3-2 節 シミュレーション・ツールとのインタフェース設定」をご覧ください。

- ③ NativeLink settings 欄から実行したいフローを選択します。

- None

NativeLink を使用しません。

- Compile test bench

指定したテストベンチ・ファイルを使用し、シミュレーションを実行します。シミュレーション用のスクリプト・ファイルも合わせて使用する場合には、Use script to set up simulation にチェックを入れ、ファイルを指定します。（設定方法、内容については、後述の テストベンチ・ファイルの指定方法をご覧ください。）

- Script to compile test bench

あらかじめ用意したスクリプト・ファイルを使い、シミュレーションを実行します。




- ④ Quartus Prime 開発ソフトウェアからシミュレーションを実行します。

- Tools メニュー ⇒ Run Simulation Tool ⇒ RTL Simulation

※ Quartus Prime 開発ソフトウェアにおいて、Analysis & Elaboration が完了している必要があります。


- Tools メニュー ⇒ Run Simulation Tool ⇒ Gate Level Simulation

※ Quartus Prime 開発ソフトウェアにおいて、EDA Netlist Writer が完了している必要があります。




《テストベンチ・ファイルの指定方法》

- ① Test Benches ボタンをクリックします。Test Benches ダイアログ・ボックスが起動しますので、New ボタンをクリックします。




- ② テストベンチの名前、エンティティ名（Verilog-HDL の場合はモジュール名）、インスタンス名、シミュレーション実行時間を入力します。Test bench files 欄のブラウザ・ボタンからテストベンチ・ファイルを選択し、Add ボタンをクリックします。



- ③ OK ボタンをクリックし、設定完了です。
- ④ テストベンチ(テスト・パターン)が複数ある場合は、Test Benches ダイアログ・ボックスにおいて、New ボタンをクリックし追加してください。

◆ ModelSim-Altera の場合

以下のように、Quartus Prime 開発ソフトウェアのコンパイル・フロー中に ModelSim-Altera の GUI が起動します。Quartus Prime 開発ソフトウェアがシミュレーション用に生成したネットリスト・ファイルと遅延情報ファイル(.sdo ファイル)と、オプション指定したテストベンチ・ファイルなどの設定情報を基に、自動的にシミュレーションが実行されます。



改版履歴

Revision	年月	概要
1	2016年1月	初版

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
2. 本資料は予告なく変更することがあります。
3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。

株式会社アルティマ ホームページ: <http://www.altima.co.jp> 技術情報サイト EDISON: <https://www.altima.jp/members/index.cfm>

株式会社エルセナ ホームページ: <http://www.elsena.co.jp> 技術情報サイト ETS : <https://www.elsena.co.jp/elspear/members/index.cfm>

4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカー発行の英語版の資料もあわせてご利用ください。