

Quartus II TimeQuest Timing Analyzer レポートの見方と解析の仕方 クイックガイド

ver.13



2014年4月 Rev.1

ELSENA,Inc.





Quartus II TimeQuest Timing Analyzer レポートの見方と解析の仕方 クイックガイド

<u>目次</u>

1. はじめに	3
2. TimeQuest Timing Analyzer レポート	3
2-1. 各フォルダの概要	3
2-2. サマリ・レポートの概要	5
2-3. 詳細レポート(パス・スラック・レポート)の生成	7
3. 詳細レポート	8
3-1. 詳細レポートの概要	8
3-2. パス・サマリ	9
3-3. パス・スラック・レポート	9
3-3-1. Path Summary タブ	10
3-3-2. Statistics タブ	10
3-3-3. Data Path タブ	11
3-3-4. Waveform タブ	12
3-3-5. Extra Fitter Information タブ	12
4. グラフィカル・ビューワの活用	13
4-1. Chip Planner	14
4-2. Technology Map Viewer	15
4-3. Resource Property Editor	16
5. タイミング・エラーの解析例	
改版履歴	24

1. <u>はじめに</u>

Quartus[®] II のコンパイル後、ユーザは生成されたコンパイル・レポート内の TimeQuest Timing Analyzer フォ ルダを確認し、スタティック・タイミング解析を行います。コンパイル・レポートの TimeQuest Timing Analyzer フォ ルダは、主に解析結果のサマリが掲載されています。例えば、SDC で指定したクロック・ドメインに対するスラック 値や End Point TNS (Total Negative Slack) などがわかります。ですが、そこからさらに踏み込んだ解析ができ ません。そこで TimeQuest タイミング・アナライザ・ツールを起動しタイミングがミートできなかったパスの詳細レポ ートを生成させ、その要因を追及し、改善のための対策を試案します。

この資料では、TimeQuest タイミング・アナライザによって生成したパス・スラック・レポートの見方を大まかに解 説します。また、パス・スラック・レポートの情報を Quartus II に内蔵されたグラフィカル・ビューワ・ツールへ反映 させるクロスプローブ方法もご紹介します。

TimeQuest タイミング・アナライザにおけるタイミングの考え方や操作フローについては、担当する各代理店の技術情報サイトにおいて以下のタイトル資料をご参考ください。

『Quartus II におけるタイミング解析の概要 ~ TimeQuest ~』

なお、TimeQuest タイミング・アナライザは、MAX[®] 3000 および MAX 7000 シリーズを除いた Quartus II で サポートされているデバイス・ファミリをすべてサポートしています。また、ご利用になる Quartus II のバージョンに よりサポートされているデバイス・ファミリのラインナップが異なりますので、詳しくは各バージョンの Help メニュー ⇒ Devices and Adapters をご確認ください。

2. <u>TimeQuest Timing Analyzer レポート</u>

コンパイル実行が終了すると、レポート内に TimeQuest Timing Analyzer フォルダが生成されます。ここには、 配置配線結果から見積もった遅延情報を素に、あらかじめユーザが設定した SDC ファイルのタイミング制約と の比較解析結果のサマリが記録されています。

この章では、TimeQuest Timing Analyzer の各フォルダの概要と、詳細レポートの生成方法を解説します。

2-1. 各フォルダの概要



コンパイル・レポートの TimeQuest Timing Analyzer フォルダは、左図のようにカ テゴリごとにフォルダ分けされています。タイミング・モデルごとに解析結果が格納さ れていますが、そのモデル数はターゲット・デバイスの半導体プロセスにより以下の ように異なります。

- ■65nm/60nm/40nm プロセス・デバイス ⇒3 つのタイミング・モデルを所有
 - 主に、Stratix[®] IV、Statix III、Arria[®] II、Cyclone[®] IV、Cyclone III
- ■28nm/20nm/14nm プロセス・デバイス ⇒4 つのタイミング・モデルを所有
 - 主に、Stratix V、Arria 10^{*}、Arria V、Cyclone V
 - (※ Arria 10 のタイミング・モデルは、現在 Slow モデルのみ公開されています。)
- ■それ以外(90nm以上)のプロセス・デバイス ⇒2つのタイミング・モデルを所有

ELSENA

赤文字で表示されている項目は、タイミング制約に対して満足していない(タイミング・エラー)パスが含まれて いることを示しています。

コンパイル・レポートの TimeQuest Timing Analyzer フォルダに複数のタイミング・モデルによるサマリ・レポート を生成させるには、コンパイル実行の前に TimeQuest Timing Analyzer のマルチコーナー・タイミング解析オプシ ョンを有効にしてください。

- ◆ マルチコーナー・タイミング解析オプション
 - 1. Assignments メニュー ⇒ Settings を選択します。
 - 2. Compilation Process Settings カテゴリを選択し、以下のオプションを有効(ON)にします。

"Enable multicorner support for TimeQuest and EDA Netlist Writer"

3. [Apply]、[OK] ボタンを押します。

General	Compilation Process Settings	
Files Libraries	Specify Compilation Process options.	
Operating Settings and Conditions Voltage Temperature Compilation Process Settings Early Timing Estimate Incremental Compilation Physical Synthesis Optimizatior	Parallel compilation Use global parallel compilation setting Use all available processors Maximum processors allowed: 1 =	from Options dialog box - Use all available processors
 EDA Tool Settings Design Entry/Synthesis Simulation Formal Verification Board-Level Analysis & Synthesis Settings VHDL Ioput 	 Use smart compilation Run Assembler during compilation Run Netlist Viewers preprocessing during Enable multicorner support for TimeQuest 	✓ Preserve fewer node names to save disk space ─ Run I/O assignment analysis before compilation a compilation st and EDA Netlist Writer

もしもコンパイル実行後にこのオプションを適応させてレポートを生成させる場合には、オプション設定後に TimeQuest Timing Analyzer プロセスを単独で実行してください。フルコンパイルすることなく最終の配置配線結果 からタイミングを解析しレポートを生成します。

Pro	cessing Jools Window Help 🐬				
	Stop Processing	Ctrl+Shift+C			
	Start Compilation Analyze Current File	Ctrl+L			
	Start	•	P.	Start Hierarchy Elaboration	
00	Update Memory Initialization File Compilation Report Dynamic Synthesis Report	Ctrl+R	≥ ≫ ‰	Start Analysis & Elaboration Start Analysis & Synthesis Start Partition Merge	Ctrl+K
4 TV	PowerPlay Power Analyzer Tool SSN Analyzer Tool			Start Fitter Start Assembler	
	Receive Compilation Status Notifications		Ø	Start TimeQuest Timing Analyzer	Ctrl+Shift+T
_				Start EDA Netlist Writer	

TimeQuest Timing Analyzer フォルダの各カテゴリの概要は以下のとおりです。



2-2. サマリ・レポートの概要

SDC に制約漏れが無いことを前提とし、主にユーザはコンパイル・レポートの TimeQuest Timing Analyzer フ オルダに生成された各タイミング・モデルの検証結果(サマリ・レポート)においてタイミング・エラーが発生していな いかを確認します。

前項 2-1 でも述べましたが、タイミング・モデルは複数存在するため、 サマリ・レポートも複数フォルダ生成されます。それは、半導体デバイ スがプロセス[P](製造のばらつき)、電圧[V]、温度[T]によって、回路 の遅延が変動するためです。この 3 つの組み合わせ[PVT]を「デバイ スの動作条件」と呼びます。電圧が高く温度が低いほど遅延は小さく なり、高速で動作します。最も高速の動作条件を「Fast コーナー」、最 も低速の動作条件を「Slow コーナー」と言います。タイミングの解析は、 少なくともこの 2 つの動作条件で行います。

"少なくとも 2 つの動作条件"と書いたのは、デバイス(FPGA)ベン ダにより考え方が異なるためです。例えば、アルテラ社の FPGA の場 合、90nm までの FPGA は 2 つの動作条件ですが、65nm 以降の FPGA は 3 つ、28nm 以降の FPGA は 4 つの動作条件でタイミングを 解析します。一般的には、Fast/Slow の 2 つで、すべての条件をカバー



できるように、タイミング・モデルに余裕(ガードバンド)を持たせます。動作条件を追加すれば、より正確な解析が できるため、2 つ以上の動作条件を使う場合もあります。つまり、ユーザはすべてのタイミング・モデルに対して要 求したタイミングを満足したかどうかを確認する必要があります。 ここから、Slow コーナーのサマリ・レポート・フォルダを例に各項目を解説します。



ここで、タイミング・エラーになっている項目に着目します。

Setup Summary をクリックすると、下図のように Slow コーナー(0.9V/85℃の環境条件)におけるクロックごとのセットアップ解析のサマリ・レポートが表示されます。それぞれの列のラベルは、「Clock」、「Slack」、「End Point TNS」となっています。

Slo	w 900m¥ 85C	Model Se	tup Summary
	Clock	Slack	End Point TNS
1	vir_clk250m	-2.824	-62.790
2	clk250m	0.430	0.000
3	clk100m	0.565	0.000
4	clk50m	14.158	0.000

「Clock」列にはクロック・ドメインの名前が表示されます。

「Slack」列にはクロック・ドメインの最小スラックが表示されます。この値がマイナスのときは赤で表示され、タイミングを満たしていないパスがあることを示します。

「End Point TNS」の TNS は "Total Negative Slack"の略で、クロック・ドメイン内のマイナスのスラック値を合計 した値です。この値が大きいほど、そのクロック・ドメインにはタイミングを満たさないパスが数多く残っていて、タイ ミング収束が難しいと考えられます

さらに詳しい解析をするには、<u>"タイミングを満たさなかったパスがどのように構成されているのか"</u>を確認するため、詳細レポート(パス・スラック・レポート)を生成します。(次項 2-3)

2-3. 詳細レポート(パス・スラック・レポート)の生成

サマリ・レポートからさらに詳しい解析をするために、詳細レポート(パス・スラック・レポート)を生成します。

メーカーの資料には、別途 TimeQuest Timing Analyzer を起動して目的のタイミング・モデルを選択し、再度サ マリ・レポートを生成させ詳細レポートを生成させる作業フローが掲載されているものが多くありますが、この資料 では手軽に詳細レポートを生成させる方法でご紹介します。

	Clock	Slack	End Point TNS	
1	vir_clk250m	-2.824	-62.790	
2	clk250m	0.430	Сору	Ctrl+C
3	clk100m	0.565	Select All	Ctrl+A
4	clk50m	14.158		Garri
			Undo Sort	
			Create Setup Slack Histogram	(In TimeQuest UI)
		1	Report Timing (In TimeOues	t UI)

コンパイル・レポート内の TimeQuest Timing Analyzer フォルダから詳細の解析をし たいタイミング・モデル(Slow/Fast)のフォルダ を展開し、目的のパラメータのサマリ・レポート を選択します。

Setup Summary レポートで詳細を確認したい クロック・ドメインを選択して、右クリックします。 表示されたプルダウン・メニューから [Report Timing...(In TimeQuest UI)]を選択します。

自動的に TimeQuest が起動し、バックグラウンドで指定したタイミング・モデルのネットリスト(Post-fit)が生成さ れ、登録した SDC ファイルが読み込まれ、指定した内容が入力された状態で Report Timing ダイアログ・ボックス が表示されます。このまま [Report Timing] ボタンをクリックしても詳細なレポートが作成されますが、下の項目を 追加することで、表示するパスを絞り込むことができます。

④ パスの送信(From)と受信(To)のクロッ クを指定します。

コンパイル・レポートからのリンクでこの ダイアログ・ボックスを開いた場合は、受 信クロック(To clock)だけが入力された 状態になっています。

- B パスの始点(From)、終点(To)、通過点 (Trough)を指定します。
- © セットアップ、ホールド、リカバリ、リムー バルのいずれかを選択します。

コンパイル・レポートからのリンクで開い たので、セットアップが選択された状態に なっています。

- ① レポートに表示するパスの数を指定しま す。デフォルトは10パスです。スラックが ある値より小さいパスだけ、という指定も できます。
- (E) 表示するレポートの詳細レベルを指定し ます。

[Report Timing] ボタンをクリックすると、詳 細レポート(パス・スラック・レポート)が表示さ れます。

Clocks							
From clock:							
To clock: vir_clk250	m	•					
Targets							
From:							
Through:							
То:							
analysis type Patris							
Setup Report	t number of paths:	10					
🗇 Hold 🛛 Maxim	um number of paths per endpoint:						
Recovery Maxim	um slack limit:	ns					
🔊 Removal 📄 Pai	rs only						
Output							
Detail level:	Full path	Set Default					
	Summary Path only						
🗸 Report panel name:	Path and clock						
File name:							
	File options						
		Open					
	W Overwrite O Append						
Console							
command: poaths 10 -	detail full path -panel name {Set	up: vir. clk250m3					
	Report Liminal Close	Help					



3. <u>詳細レポート</u>

TimeQuest Timing Analyzer レポートの各モデルのサマリから Report Timing ボタンのリンク実行により詳細レ ポートを生成したら、そのパス・スラック・レポートを解析します。この詳細レポートで、タイミングを満たさなかった パスがどのように構成されているのかを確認し、要因を明確化させます。

この章では、詳細レポート(パス・スラック・レポート)の各ウィンドウの概要と見方を解説します。



3-1. 詳細レポートの概要

Report Timing により生成したレポートは、下図のとおり大きく2 画面で構成されています。

Setup	: vir_clk2	50m		of Path									
Com	manu mit	31	diminary	orrau	13					and should be			
-	Slack			rom N	ode		To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay	
E	2.824 t	wo_d_	dct:two_	d_dct_	inst dct_c	rut[19] (ict_out[19]	clk250m	vir_clk250m	4.000	-3.255	2.549	
-1	2.801 t	wo_d_	dct:two_	d_dct_	inst dct_c	ut[21] (lct_out[21]	clk250m	vir_clk250m	4.000	-3.255	2.526	
	2.768 t	wo_d_	dct:two_i	d dat	instidot s	u#[15] /	let out[15]	alk 250m	win alk250m	4.000	-3.949	2 500	
-	2.758 t	wo_d_	dct:two_i	q	指定	したク	ロック・	ドメインに	おけるワ		ラックのア	パス・サマ	· I J
	2.755 t	wo_d_	dct:two_	·	<u>117C</u>	0/2/	- / /		0017 @ 2		////		-
	2.754 0	wo_d_	dct:two_i	d_dct_	inst dct_c	ut[7] (ict_out[7]	cik250m	Vir_clk250m	4.000	-3.255	2,479	
	2,750 0	wo_d_	dct:two_	a_act_	instidet_d	ut[12] (ict_out[12]	cik250m	Vir_clk250m	4.000	-3.250	2.480	
- 33	2.750 t	wo_d_	dct:two_	d_dct_	inst dct_c	ut[2]	ict_out[2]	cik250m	vir_clk250m	4.000	-3.250	2,480	
uh -	# 1: Setu	sian	K 15 - Z 8	<u></u> ()					Path #1	Setup stack is	A CONTRACTOR	. ñ,	
ath	Summary	St	tatistics	Data	a Path	Waveform	Extra Fit	ter Information	eath Su	ummary Statist	ics Data Path	Waveform	Extra Fitter Information
ata	Arrival F	atn	_					K					
	Total		Incr	RF	Type	Fanout		Location	~/				
	0.000	0	000		1700	Tanoac		Location	-1.703 ns	s			
	3 255	2	255						ゟヺ゙゙゙゙゙゙゙゙゙ゟロ			_	
	0.00	0	0.000					同し	ツノ項日	aunch			
	0.00	0	0.000			1	PIN P28						
	0.00	0	0.000	RR	IC	1	IOIBUE X	0 Y52 N1	Setup Re	lationship		4.0 ns	
	0.50	9	0.509	RR	CELL	1	IOIBUE X	0 Y52 N1					
	0.85	7	0.378	PR	IC	1	CLKCTRL	63	Latch Cl	lock			Latch
	1.06	4	0.177	RR	CELL	1985	CLECTRI	G3	-			-	
			111									_	V V
ta	Required	I Path				E F	部ウィ	ンドウで指	定したパ	スの詳細	を表示す	る —	Å
	Total		Incr	RF	Type			• -	7			•	
	4 000	d	000					- ハス・	ヘフツク・I	レホート			»
174	4 4.000	0	.000										0.840.44
Ľ	4.00	0	0.000	R					Data Del	ay			2,549 ns
	3 980	-	0.020										
	2 980		1 000	F	oExt	0	PIN 116		Slack				-2.824 ns
	2.900		1.000		ULXU	0	F10_110		SIGCK				
									Data Da	avined.			V
				14					Data Rec	uirea			A

上部ウィンドウでパスをクリック(指定)すると、下位ウィンドウが連動して指定パスの詳細を表示する仕組みに なっています。下部ウィンドウは左右に分割され同じタブが用意されているので、同時に別タブの情報を見ること ができます。

3-2. パス・サマリ

クロック・ドメインにおけるワースト・スラックのパス・サマリのウィンドウ(詳細レポートの上部)では、以下の情報 が確認できます。

	スラッ	ク値 ソース・ノード	ディスティキ	トーション・	ノード ソー	ースとディス	ティネーシ	ョンのクロ
Se	tun: vir o	k250m			$\overline{\Lambda}$			
C	ommand I	nfo Summary of Puths	+					
	Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay
1	-2.824	two_d_dct:two_d_dct_inst[dct_out[19]	dct_out[19]	dk250m	vir_clk250m	4.000	-3.255	2.549
2	-2.801	two_d_dct:two_d_dct_inst dct_out[21]	dct_out[21]	dk250m	vir_clk250m	4.000	-3.255	2.526
3	-2.768	two_d_dct:two_d_dct_inst dct_out[15]	dct_out[15]	dk250m	vir_clk250m	4.000	-3.248	2.500
4	-2.758	two_d_dct:two_d_dct_inst[dct_out[6]	dct_out[6]	dk250m	vir_clk250m	4.000	-3.248	2.490
5	-2.755	two_d_dct:two_d_dct_inst[dct_out[20]	dct_out[20]	dk250m	vir_clk250m	4.000	-3.255	2.480
6	-2.754	two_d_dct:two_d_dct_inst dct_out[7]	dct_out[7]	dk250m	vir_clk250m	4.000	-3.255	2.479
7	-2.750	two_d_dct:two_d_dct_inst[dct_out[12]	dct_out[12]	dk250m	vir_clk250m	4.000	-3.250	2.480
8	-2.750	two d dct:two d dct inst[dct out[2]	dct_out[2]	dk250m	vir clk250m	4.000	-3.250	2,480

スラック値(単位は ns)は、SDC 制約に対してのマージンです。マイナス値の場合には、期待値に対してどのくらい不足しているかを示します。

例えば1行目は、以下のように読み取ります。

送信ノード "two_d_dct:two_d_dct_inst|dct_out[19](レジスタ)" から受信ノード "dct_out[19](出力ピン)に接続 している対向デバイスの入力レジスタ" はそれぞれ SDC で定義されたクロック clk250m、vir_clk250m でドライ ブされており、そのノード間の遅延は SDC で制約した期待値に対して 2.824ns 不足している。

では、このノード間はどのような経路により期待値を満足できないのでしょうか。そのさらに詳細を検証するため には、パス・スラック・レポートを解析します。

3-3. パス・スラック・レポート

詳細サポートの下部に位置するパス・スラック・レポートは、左右に分割され同じタブが用意されており、同時に 別タブの情報を見ることができます。

at	th #1: Setup s	lack is -2.	824 (V	IOLATED))			Path #1: Setup s	lack is -2.8	24 (VIOLATE	D)		
Pa	th Summary	Statistics	Dat	a Path	Waveform	Extra Fitter Information		Path Summary	Statistics	Data Path	Waveform	Extra Fitter Information	
Dat	ta Arrival Pat	h											
	Total	Incr	RF	Туре	Fanout	Location	^						
	0.000	0.000						-1.703 hs	14.5			1	
	4 3.255	3.255					#	Laumah Clask Lau	hch				
	0.000	0.000						Equilien Clock			-		
	0.000	0.000			1	PIN_P28					0.00		
	0.000	0.000	RR	IC	1	IOIBUF_X0_Y52_N1		Setup Relationshi			100 110		
	0.509	0.509	RR	CELL	1	IOIBUF_X0_Y52_N1					_		
	0.887	0.378	RR	IC	1	CLKCTRL_G3		Latch Clock				Latch	
	1.064	n.177	RR	CELL	1985	CLKCTRI G3	Ŧ	and the second	_		L		
	1	11	J	The second s				Calle Annial	-				
a	ta Required P	ath						Data Hrrival	_	_	_		
	Total	Incr	RF	Туре	Fanout	Location		Clock Delay		3.255	ns		
	4.000	4.000					1	Crock Dering					
	4 4.000	0.000						a contraction				2,549 ns	
	4.000	0.000	R					Data Delay					••••
	3.980	-0.020											
	2.980	-1.000	F	oExt	0	PIN_J16		Slack				-2.824 ns	-
i.								Data Required			1	Y	
4			III .				- P.	and a second second				Λ	

タイミング・エラーを起こしているパスを改善するため、ユーザはこれらの情報から現状(要因)を把握する必要 があります。



各タブの概要を紹介します。

3-3-1. Path Summary タブ

パス・サマリで選択した行(ノード間)におけるスラック値とパスのサマリを表示しています。

P	ath Summary Statis	tics	Data Path	Waveform	Extra Fitter Information
	Property			Value	
1	From Node	two	_d_dct:two_d	_dct_inst dct_	out[19]
2	To Node	dct	_out[19]		
3	Launch Clock	clk	250m		
4	Latch Clock	vir	_clk250m		
5	Data Arrival Time	5.8	04		
6	Data Required Time	2.9	80		
7	Slack	-2.	824 (VIOLATE	D)	

Data Arrival Time(データ到着時間)とは、共通のクロック・ソースの送信エッジから送信レジスタを通って、受信レジスタにデータが到着するまでの時間のことです。これは、送信レジスタまでのクロック遅延、送信レジスタの遅延、受信レジスタまでのデータ遅延の合計です。

Data Required Time(データ所要時間)とは、受信レジスタが正しくデータを受け取るために信号が到達しておくべき時間のことです。

Slack は SDC 制約に対して、実際の回路が持つタイミングのゆとり(マージン)のことです。以下の式により算 出され、回路内のすべてのパスに対してスラックがプラスの値になればその回路はタイミング条件を満たし、正し く動作することを表します。

- ・ セットアップ・スラック = セットアップ・データ所要時間 データ到着時間
- ・ ホールド・スラック = データ到着時間 ホールド・データ所要時間

3-3-2. Statistics タブ

パス・サマリで選択した行(ノード間)におけるパス遅延の統計を表示しています。

Pa	th Summary	Statistics	Data Path	Wavefor	m Extra	a Fitter Informatio	n		
		Property		Value	Count	Total Delay	% of Total	Min	Max
1	Setup Rela	ationship		4.000					
2	Clock Ske	W		-3.255					
3	Data Dela	У		2.549					
4	Number of	f Logic Levels			0				
5	A Physical D	elays							
1	Arrival	Path							
1	▲ Clo	ick							
1		IC			3	1.986	61	0.000	1.608
2		Cell			3	1.269	38	0.177	0.583
2	⊿ Dat	ta							
1		IC			1	0.000	0	0.000	0.000
2		Cell			3	2.455	96	0.000	2.120
3		uTco			1	0.094	3	0.094	0.094
2	A Requir	ed Path							
1	4 Clo	ick							
1		Clock Network	(Lumped)		1	0.000		0.000	0.000

Arrival Path および Required Path は、Data Arrival Path、Data Required Path のクロックとデータの内訳を 表しています。

IC (Inter Connect)は、内部配線の遅延の合計を表示しています。Cell は、内部セル(ピン、ロジック・エレメントなど配線以外の部分)の遅延の合計を表しています。uTco は、内部レジスタの出力遅延(Tco)です。

ALTIMA ____

3-3-3. Data Path タブ

パス・サマリで選択した行(ノード間)におけるパス遅延の詳細(経路)を表示しています。この Data Path タブ をメインに検証します。

画面は Data Arrival Path と Data Required Path に分かれていて、"データ到着時間"と"データ所要時間"のパスを表示しています。("データ到着時間"と"データ所要時間"の意味については、本資料 10 ページ
 "3-1-1. Path Summary タブ"を参照してください。)

以下は、Report Timing の詳細レベル(Detail Level)に Full path を選択した場合のパス・スラック・レポートです。



その他、各列では以下の内容が確認できます。

Total	ノードまでの遅延時間の合計						
Incr	ノードの遅延時間						
RF	信号の立ち上が	り(Rise)、立ち下がり(Fall)のどちらを解析したパスかを示します					
Туре	ノードのタイプを	示します					
	CELL	論理セル					
	IC	配線(Inter Connect)					
	COMP	PLL の位相補正値					
	uTco/uTsu/uTh	レジスタの出力遅延、セットアップ時間、ホールド時間					
	iExt/oExt	入出力の制約設定値					
Fanout	ノードのファンアウト数						
Location	ノードの配置され	た位置					
Element	ノードの名前						

3-3-4. Waveform タブ

パス・サマリで選択した行(ノード間)における Data Path タブの情報をグラフィカルに波形表示しています。

この画面には、データ到達時間、データ所要時間、スラックの関係が波形で表示されるので、直感的、視覚的にもわかりやすく検証ができます。

特に入出力タイミングの解析では、設計者が与えた制約と、解析した結果から得られるスラックなどの関係が、 Data Path タブなどの数値のみではわかりにくいことがあるので、Data Path タブと同時に Waveform タブを見る ことでより解析しやすくなります。



3-3-5. Extra Fitter Information タブ

パス・サマリで選択した行(ノード間)におけるフィッタ情報(配置情報)を視覚的に表示しています。このタブは、 65nm 以下のプロセス・デバイスにのみ表示されます。



例えば右図の場合、タブの上部に示 された表の #1 がデータ・パスの始点、 最末尾(右図では #2)がデータ・パス の終点で、共に黒ドットで表示されます。 その間のルーティングは黒線で表示さ れます。ただしこのルーティング表示は、 実際の配線経路を表しているわけでは ありません。CELL の位置を直線的に 結んだものです。

なお、Location 項は座標表示(X, Y) で示され、デバイスの左下(右図の★ マーク)が原点(X1, Y1)です。



ELSENA

4. <u>グラフィカル・ビューワの活用</u>

TimeQuest のパス・スラック・レポートの情報を、Quartus II 内蔵のグラフィカル・ビューワ・ツールと関連付けて 閲覧することができます。数値のみのタイミング解析情報に加え視覚的な情報がプラスされることで、ユーザはよ り現状を把握することが可能です。

詳細レポートのパス・サマリの適当な行を指定し、右クリックで現れるプルダウン・メニューから Locate Path を 選択します。Locate ダイアログ・ボックスに表示された Locate in の項目内から、希望するビューワを選択してく ださい。

	Slack	From Node	To Node	La
	-2.824	two d det:two d det instldet out[19	9] dct_out[19]	clk2!
	-2.801	Сору	Ctrl+C	×2!
3	-2.768	Select All	Ctrl+A	K2!
4	-2.758	Solice Hi	Curra	K2!
5	-2.755	Undo Sort		×2!
5	-2.754			×2!
1	-2.750	Report Worst-Case Path		×2!
3	-2.750	Report Timing		×2!
•	-2.743	Bapart Timing Clasura Bacamm	andations	×2!
10	-2.740	Report finning closure Recomme	endadons	×2!
		Set False Path (between nodes)		
		Set False Path (between clocks)		
		Set Multicycle (between nodes).		-
a	n #1: 5e	Cat Multiavala (batusan alaska)		-
Pa	th Summa	Set Huldcycle (between clocks).		inf
		Export		3 le
1	Setup	Locate Path		
2	Clock	Locate Fathin		- 18 - C
3	Data	Delax 2.54	q	
-				

\Lambda ALTIMA

4-1. Chip Planner

タイミングを満たさない原因はさまざまですが、その一つに "配置の問題" があります。それを検証する際に 便利なツールが Chip Planner です。

Chip Planner は、デバイスのリソース(ロジック・エレメント、メモリ・ブロック、DSP ブロック、I/O ピンなど)の使 用状況やデバイス内部のどこに配置しているかをグラフィカルに表示するビューワです。その機能を活用し、 TimeQuest Timing Analyzer により得られたタイミングの詳細レポートで指定したデータ・パス間のセル配置関係 を確認します。

Locate ダイアログ・ボックスに表示された Locate in の項目内から、Chip Planner を選択します。



Chip Planner 画面の下部に位置する Locate History ウィンドウには、パス・スラック・レポート(Data Path タブ の Arrival 情報)が表示されます。ツリー表示を展開し各項目の左ボックスにチェック ON/OFF をすると、グラフ ィカル・ビューに線が表示/非表示されます。グラフィカル・ビューに表示されたラインの色は Locate History ウィン ドウに表示されている色と同じなので、区別しながら確認することができます。さらにツリーを展開すると、各 IC と CELL 間の遅延情報が表示され、それらをマウスで選択するとグラフィカル・ビューの線がハイライトし、ステッ プごとに連動して見ることができます。また、Chip Planner の画面横に位置するツールバーの Show Delays ボタ ン シ をクリックする(凹ませる)と、グラフィカル・ビューに Locate History ウィンドウの遅延値が表示されます。

このように、TimeQuest Timing Analyzer の詳細レポートで文字や数値で表示されていた情報が、Chip Planner を活用することで視覚的に確認しやすくなります。

4-2. Technology Map Viewer

\Lambda ALTIMA

タイミングを満たさない原因として、他に「回路の実現方法の問題」があります。それを検証する際に便利なツ ールが Technology Map Viewer です。

Technology Map Viewer は、作成した論理回路がどのような論理ブロックで構成され接続されているのかを視 覚的に確認できるビューワです。その機能を活用し、TimeQuest Timing Analyzer により得られたタイミングの詳 細レポートで指定したデータ・パス間のセル構成を確認します。

Locate ダイアログ・ボックスに表示された Locate in の項目内から、Technology Map Viewer を選択します。こ のフローで起動した Technology Map Viewer は、Post-Fitting のビューワです。



Technology Map Viewer の画面は大きく左右に分割されます。左ウィンドウは、デザインの階層構造でネットリ ストに分類しツリー表示した Netlist Navigator、右ウィンドウは、選択したネットリストをグラフカルに表示するウィ ンドウです。左右のウィンドウは連動していて、右ウィンドウのネットリスト・ブロックをクリックし赤くハイライトさせる、 あるいは左ウィンドウのネットリスト名をダブルクリックすることで、もう一方のウィンドウの相対するネットリストが ハイライトする仕様です。

詳細レポートのパス・サマリからクロスプローブで起動した Technology Map Viewer には、上図のようにいくつ かの枠で囲まれた論理ブロックと赤くハイライトされたブロック(これが選択したパス)が表示されます。枠の数が 多いほど、深い論理回路の構成をしていることがわかります。このような構成の場合、内部配線(IC)の遅延値が 大きい傾向にあります。ユーザは、パス・スラック・レポートの Data Path タブの情報と照合し、Chip Planner にお いてそれらの配置状況を確認することで、より現状を把握することができます。



また下図のような場合は、指定したパス間に CELL の段数が多いことが視覚的にわかります。



詳細レポートのパス・サマリからクロスプローブにより起動した Technology Map Viewer には、パス・スラック・ レポート(Data Path タブの Arrival Path)の遅延情報が同時に表示されます。()の左側の値は前段ブロック (CELL)から接続される内部配線(IC)の遅延値で、()の右側の値はブロック(CELL)の遅延値です。



このように、TimeQuest Timing Analyzer の詳細レポートで文字や数値で表示されていた情報が、Technology Map Viewer を活用することで視覚的に確認しやすくなります。

IC

4-3. Resource Property Editor

で、より現状を把握することができます。

先ほど紹介した Chip Planner や Technology Map Viewer と共に、必要に応じてご利用いただくと便利なツー ルが Resource Property Editor です。

Resource Property Editor は、ロジックの実装と接続の詳細をデバイス構造(デバイス・アーキテクチャ)レベル で確認できるグラフィカル・ビューワです。今までのビューワのように TimeQuest Timing Analyzer により得られた タイミングの詳細レポートからクロスプローブして使用するよりは、Chip Planner や Technology Map Viewer から さらにデバイス構造レベルの配置情報を得たいときに、各ビューワから Resource Property Editor にクロスプロー ブすると言った使い方が主です。



Chip Planner から Resource Property Editor を起動するには、グラフィカル・ビューワ内の目的のセルをダブル クリックします。また Technology Map Viewer から Resource Property Editor を起動するには、目的のブロックを ハイライト選択し、右クリックにて表示されるプルダウン・メニューから Locate ⇒ Locate in Resource Property Editor を選択してください。

例えば、I/O インタフェースにおいて最終段レジスタが対応デバイスに対してタイミング・エラーを起こしていたと します。ユーザはレジスタの配置で改善を図ろうと思い、I/O エレメント内のレジスタにアサインするオプションを設 定し再コンパイルしました。それでも TimeQuest Timing Analyzer レポートでは、数 ps のマイナス・スラックが発生 しています。ユーザは、I/O エレメントのレジスタに正しく配置されたことを確認するため、Fitter レポートや TimeQuest Timing Analyzer レポートにおけるパス・スラック・レポートの Location 情報、Chip Planner を検証し、 I/O エレメントのレジスタへのインプリメントを確認しました。しかし、I/O エレメント内のプログラマブル I/O ディレ イ(D5、D6 など)が付加されているかどうかは、パス・スラック・レポートや他のグラフィカル・ビューワではわかり ません。

このようなとき、Resource Property Editor は、プログラマブル I/O ディレイが使用されていることを容易に確認 できます。ユーザは、この D6 Delay を削除することでタイミングがミートできると判断し、Assignment Editor でプ ログラマブル I/O ディレイのオプションを設定します。



プログラマブル I/O ディレイの遅延値は、コンパイル・レポート(Fitter フォルダ ⇒ Resource Section ⇒ Delay Chain Summary)に掲載されています。デバイス・ファミリによっては Resource Property Editor に表示される場合もあります。

このように、TimeQuest Timing Analyzer の詳細レポートで文字や数値で表示されていた情報の他に、 Resource Property Editor を活用することで、より詳細なデバイス構造レベルで要因を確認し、デバイス機能を活 用した改善策を検討することができます。

5. タイミング・エラーの解析例

これまでの章では TimeQuest Timing Analyzer レポートの概要を説明してきましたが、この章では、これらのレポート やウィンドウの情報をどのように使用してタイミング違反を起こしているパスを解析していくのか、以下のパス#1を例 に解説をします。

Command I	nfo Summary of Paths						
Slack	From Node	To Node	Launch Clock	Latch Clock	Relationship	Clock Skew	Data Delay
-2.824	two_d_dct:two_d_dct_inst[dct_out[19]	dct_out[19]	clk250m	vir_clk250m	4.000	-3.255	2.549

#1より、以下の状況がわかります。

- ・送信ノード "two d dct:two d dct inst/dct out[19](レジスタ)"
- SDC で定義されたクロック clk250m でドライブされている。
- ・ 受信ノード "dct out[19](出力ピン)に接続している対向デバイスの入力レジスタ"
- SDC で定義されたクロック vir clk250m でドライブされている。
- ・そのノード間の遅延は SDC で制約した期待値に対して 2.824ns 不足している。

では、なぜ 2.824ns も不足しているのでしょうか。

タイミング・エラーを引き起こす一般的な要因は、主に以下のものが考えられます。

- [A] データ・パス間の多段ロジック
- [B] 送信側の高ファンアウト信号
- [C] 物理的制約(配置など)の衝突
- [D] 厳しいタイミング要求

このパス#1は何がネックになっているのかを分析し、改善策を検討します。

まず、[A]データ・パス間のロジック段数が多いことが要因なのかを見てみます。

パス・スラック・レポートの Statistics タブあるいは Data Path タブを見ます。指定したデータ・パス間に存在す るロジック段数は多くありません(1段)。また、内部配線(IC)も無駄に消費されているようにも見えません。

Pa	ith Summary	Statistics	Data Path	Waveform	n Extra	a Fitter Informatio	n		
		Property		Value	Count	Total Delay	% of Total	Min	Max
1	Setup Rel	ationship		4.000					
2	Clock Ske	W		-3.255					
3	Data Dela	У		2.549					
4	Number o	f Logic Levels	8		0				
5	A Physical D	elays							
1	/ Arriva	l Path							
1	⊿ Clo	Clock							
1				3	1.986	61	0.000	1.608	
2		Cell			3	1.269	38	0.177	0.583
2	⊿ Da	ta							
1		IC			1	0.000	0	0.000	0.000
2				3	2.455	96	0.000	2.120	
3				1	0.094	3	0.094	0.094	
2	▲ Requir								
1	⊿ Clo								
1		Clock Netwo	rk (Lumped)		1	0.000		0.000	0.000

P.	ath Summary	Statistics	Dat	ta Path	Waveform	Extra Fitter Information			
Da	Data Arrival Path								
	Total	Incr	RF	Туре	Fanout	Location	HS/LP	Element	
1	0.000	0.000						launch edge time	
2	4 3.255	3.255						clock path	
1	0.000	0.000						source latency	
2	0.000	0.000			1	PIN_P28		clk250m	
3	0.000	0.000	RR	IC	1	IOIBUF_X0_Y52_N1		clk250m~input i	
4	0.509	0.509	RR	CELL	1	IOIBUF_X0_Y52_N1		clk250m~input]o	
5	0.887	0.378	RR	IC	1	CLKCTRL_G3		clk250m~inputclkctrl inclk	
6	1.064	0.177	RR	CELL	1985	CLKCTRL_G3		clk250m~inputclkctrl]outclk	
7	2.672	1.608	RR	IC	1	DDIOOUTCELL_X50_Y96_N36		two_d_dct_inst dct_out[19] clk	
8	3.255	0.583	RR	CELL	1	DDIOOUTCELL X50 Y96 N36		two d dct:two d dct instldct out[19	
3	4 5.804	2.549						data path	
1	3.349	0.094		uTco	1	DDIOOUTCELL_X50_Y96_N36		two_d_dct:two_d_dct_inst dct_out[19]	
2	3.684	0.335	FF	CELL	1	DDIOOUTCELL_X50_Y96_N36		two_d_dct_inst dct_out[19] q	
3	3.684	0.000	FF	IC	1	IOOBUF_X50_Y96_N33		dct_out[19]~output i	
4	5.804	2.120	FF	CELL	1	IOOBUF_X50_Y96_N33		dct_out[19]~output]o	
5	5.804	0.000	FF	CELL	0	PIN_J16		dct_out[19]	
Da	ata Required P	ath							
	Total	Incr	RF	Туре	Fanout	Location	HS/LP	Element	
1	4.000	4.000						latch edge time	
2	4 4.000	0.000						clock path	
1	4.000	0.000	R					clock network delay	
3	3.980	-0.020						clock uncertainty	
	2 090	-1.000	F	oEvt.	0	DTN 116		det aut[10]	

また、Data Path タブにおいて Location 項を確認すると、最終段レジスタ(two_d_dct:two_d_dct_inst|dct_out[19]) は IOE レジスタに配置されていることがわかります。つまり、最短遅延で外部デバイスへ送信できる環境に配置 できていることになります。

よって今回は、データ・パス間のロジック段数が多いことが要因ではないと判断します。

もしデータ・パス間のロジック段数が多いことが要因であった場合には、データ・パスの遅延を短縮化する必要 があります。段数が多いのであればロジック段数を減少させる、配線遅延の消費がネックなのであればレジスタ 間のリタイミングで調整する策を検討します。

以下に改善策の一例をあげます。

- Assignment Editor により特定のエンティティに対し、Optimization Technique オプションを Area に設定する。
- レジスタ・リタイミングを実行させるため、Physical Synthesis Optimization 内のオプションを有効にする。
- パイプライン・レジスタを挿入する。
- 効率の良いコードに編集する。

また、デザインの仕様上許容できるのであれば、SDC ファイルにマルチサイクル(set_multicycle_path)を制約 し、送信レジスタと受信レジスタのクロック・エッジの位置を変更することで、タイミング・エラーを回避する方法もあ ります。

次に、[B]送信側の高ファンアウト信号が要因なのかを見てみます。

実際は、ファンアウト数よりもそれに伴う配置が問題になる場合が多くあります。ファンアウトが多い信号はノードが広がって配置されることになるため、結果 配線遅延が増加しやすい傾向にあるからです。

パス・スラック・レポートの Data Path タブを見ます。Data Arrival Path のデータ・パスにおける Fanout 列を確認すると、問題を引き起こすほどのファンアウト数ではないことがわかります。



Pa	Path Summary Statis		Data Path		Waveform	Extra Fitter Information				
Data Arrival Path										
	Total	Incr	RF	Туре	Fanout	Location	HS			
1	0.000	0.000								
2	▶ 3.255	3.255								
3	4 5.804	2.549								
1	3.349	0.094		uTco	1	DDIOOUTCELL_X50_Y96_N36				
2	3.684	0.335	FF	CELL	1	DDIOOUTCELL_X50_Y96_N36				
3	3 684	0 000	FF	TC	1	TOORUE YS0 Y96 N33				

よって今回は、送信側の高ファンアウト信号が要因ではないと判断します。

もし高ファンアウトが要因であった場合には、ファンアウトの多い信号のパス遅延を削減する、あるいはファンアウト数を削減するなどの策を検討します。

以下に改善策の一例をあげます。

- ファンアウトの多い信号がクロック・イネーブルなどの制御信号であった場合、グローバル・ラインへアサインする。(Assignment Editor において、Global Signal オプションを適応させる。)
- レジスタ・リタイミングを実行させるため、Physical Synthesis Optimization 内のオプションを有効にする。
- Assignment Editor において、ファンアウト数の上限を指定する Maximum Fan-Out オプションを設定する。
- 複製ロジックを構成し、1 ノードあたりのファンアウト数を低減したコードに編集する。(その際、複製のために用意したノードがコンパイルにより最適化されないように、Assignment Editor で適応するオプションを有効にするか、コードに適応する Attribute 構文を挿入する。)

また、デザインの仕様上許容できるのであれば、SDC ファイルにマルチサイクル(set_multicycle_path)を制約 し、送信レジスタと受信レジスタのクロック・エッジの位置を変更することで、タイミング・エラーを回避する方法もあ ります。

次に、[C]物理的制約(配置など)の衝突が要因なのかを見てみます。

物理的な配置制約により、レジスタが遠くに離れて配置されてしまうケースがあります。例えば、配置制限のある IP 内のレジスタがユーザ・ロジックの最終段レジスタに送信し、かつそのレジスタは対岸の I/O エレメント・レジ スタに配置制約されていると、そのパスの遅延を短縮したくても物理的に難しい状況になります。

今回問題になっているパス#1 は、内部レジスタ間のパスではなく、デバイスの最終段出力レジスタから対向デ バイスの初段レジスタまでのパスであり、配置に関する制約はデバイスの I/O 制約のみです。パス・スラック・レ ポートの Data Path タブの Data Arrival Path を見ると、two_d_dct_inst|dct_out[19] レジスタは DDIOOUTCELL_X50_Y96_N36 の I/O エレメント・ブロックに配置されています。これは最適な出力セットアッ プ・タイミングのために、このレジスタが可能な限りデバイス I/O の近くに配置されたことを意味します。この配置 の状況は、Chip Planner からも確認できます。

Pa	th S	h Summary Statistics Data Path		a Path	Waveform	Extra Fitter Information			
Da	ta /	Arrival Pat	h						
		Total	Incr	RF	Туре	Fanout	Location	HS/LP	Element
1		0.000	0.000						launch edge time
2	Þ	3.255	3.255						clock path
3	4	5.804	2.549						data path
1		3.349	0.094		uTco	1	DDIOOUTCELL_X50_Y96_N36		two_d_dct:two_d_dct_inst dct_out[19]
2		3.684	0.335	FF	CELL	1	DDIOOUTCELL_X50_Y96_N36		two_d_dct_inst dct_out[19] q
3		3.684	0.000	FF	IC	1	IOOBUF_X50_Y96_N33		dct_out[19]~output i
4		5.804	2.120	FF	CELL	1	IOOBUF_X50_Y96_N33		dct_out[19]~output]o
5		5.804	0.000	FF	CELL	0	PIN J16		dct_out[19]

よって今回は、物理的制約の衝突が要因ではないと判断します。

物理的制約の衝突かどうかを判断するには、配置を指定する制約がされているか、例えば I/O エレメント・レジ スタへの制約やインクリメンタル・コンパイル(LogicLock)制約が行われていないかを、Assignment Editor や Chip Planer、TimeQuest の詳細レポートで再度確認してください。

もし、物理的制約の衝突が要因であった場合には、配置に関する制約を緩和させることを検討します。

以下に改善策の一例をあげます。

- レジスタ・リタイミングを実行させるため、Physical Synthesis Optimization 内のオプションを有効にする。
- パイプライン・レジスタを挿入する。
- 複製ロジックを構成し、1 ノードあたりのファンアウト数を低減したコードに編集する。(その際、複製のため に用意したノードがコンパイルにより最適化されないように、Assignment Editor で適応するオプションを有 効にするか、コードに適応する Attribute 構文を挿入する。)
- すべての配置制約を再検討する。

また、デザインの仕様上許容できるのであれば、SDC ファイルにマルチサイクル(set_multicycle_path)を制約 し、送信レジスタと受信レジスタのクロック・エッジの位置を変更することで、タイミング・エラーを回避する方法もあ ります。

次に、[D]厳しいタイミング要求が要因なのかを見てみます。

[A]~[C] の要因が除外されていて、出カレジスタは出力セットアップ・タイミングを満たすために適切な位置に 配置されていることから考えると、今回のパス#1のエラー要因は、このケースが該当するだろうと考えられます。

ですが、そもそもタイミングの要求値が厳しい場合、フィッタはどう頑張っても満たすことはできません。ではど のようにタイミングを達成すればよいのでしょうか。

今回の例であるパス#1は、下図のような構成です。



出力の I/O レジスタは、I/O エレメントのレジスタに配置されていて最も良い配置と言えますが、セットアップの タイミング要求は非常に厳しい状態です[($T_{period} < (T_{co} + T_{data} + T_{CL} + T_{su}$)]。

ここで、セットアップ・スラックの等式を改めて見てみます。

(受信エッジ+ T_{clk2} - T_{su})-(送信エッジ+ $T_{clk1(ext)}$ + $T_{clk1int}$ + T_{co} + T_{data})

ver. 13 2014 年 4 月

データ到達

ELSENA

Quartus II – TimeQuest Timing Analyzer レポートの見方と解析の仕方 クイックガイド **日ムションス**

すでにボード・レイアウトが完成したと仮定すると T_{su} 、 T_{co} 、 T_{data} 、 $T_{clklext}$ は固定値であり、セットアップ・スラックの等式の中で変更可能なパラメータは、以下のようになります。

つまり、変更できるパラメータは"送信/受信エッジの関係"と"FPGA 内部のクロック・パス遅延(T_{clk1int})"だ けであることがわかります。

その改善策として以下の方法があります。

ALTIMA

- デザインの仕様上許容される場合、SDC ファイルにマルチサイクル(set_multicycle_path)を制約し、送信 レジスタと受信レジスタのクロック・エッジの位置を変更する。
- 送信側のクロックあるいは受信側のクロックをシフトし、送信レジスタと受信レジスタのクロック・エッジの位置を変更する。
- デザインの仕様上許容される場合、より速いクロック・ドメインを使用し、T_{cklint}を変更する。

今回の例では、送信レジスタと受信レジスタのクロック・エッジの位置を変更するために、PLL を用いる解決方 法を取ります。



上図のように 2 系統のクロック出力をする PLL を構成します。一方のクロック(CLK)は出力 I/O レジスタ (reg1)以外の内部レジスタをドライブさせ、もう一方のクロック(CLK_SHIFT)は出力 I/O レジスタをドライブさせ ます。つまり、reg1-reg2 間の不足分を reg0-reg1 間のマージンから補おうという仕様です。T_{clk1int} を必要な 分だけシフトさる、つまり PLL の CLK_SHIFT クロックをシフトさせ、入力クロックに対して reg1 のデータを早く 送信させます。



当初タイミング・エラーの出ていたクロック・ドメイン(vir clk250m)のスラックは赤文字表示ではなくプラス値に なっており、PLL を使用したことでタイミング違反が解消されたことを示しています。これは、PLL を挿入したこと で、クロック・ツリーの遅延を効果的に取り除くことができ、クロック to アウトプット時間が減少し、出力遅延の要 求値を満たすことができたためです。

このことを確認するため、出力ピン dct out[19] に対する Seutp Summary の詳細レポートを生成します。

Con	nmand Info	Summary	of Paths											
	Slack		From	Node		To Node	Launch Clock	Latch Clock	Relations	hip Cl	ock Skew	Dat	a Delay	
9	0.166 top	dct:top_dct	instltwo	d det:i	nstidct out[18] dct_out[18]	clk250m	vir dk250m	4.000	-0.1	86	2.598		
0	0.177 top	dct:top_dct	instltwo	d det:	nstldct out	[9] dct out[19]	clk250m	vir dk250m	4.000	-0.2	05	2.568		[
1	0.166 top_	dct:top_dct_	inst two	_d_dct:i	nst dct_out[20] dct_out[20]	clk250m	vir_clk250m	4.000	-0.1	86	2.598		
ath	#9: Setup sl	ack is 0.17	7]	Path #9: Setup	slack is 0.17	77				
Path	Summary	Statistics	Data I	Path	Waveform	Extra Fitter Inform	mation	Path Summary	Statistics	Data Pa	th Wav	eform	Extra Fitte	er Information
Data	Arrival Path	1		No.						1			And a second second second	
-	Total	Incr	RF	Туре	Fanout	Local	tion							
	0.000	0.000							0.0 ns					
	4 0.205	0.205						Lumah Clask La	unch					T I
	0.000	0.000						Launch Clock	401704					
	0.000	0.000			1	PIN_U28		Service and the second service of the				0 00		
	0.000	0.000	RR	IC	1	IOIBUF_X0_Y43_	N1	Setup Relationship						
	0.551	0.551	RR	CELL	1	IOIBUF_X0_Y43_	N1							and the second se
÷	1.749	1.198	RR	IC	1	PLL_L2		Latch Clock						Latch
	-3.245	-4.994	RR	COMP	1	PLL_L2			-			-	1.320004	
	-3.245	0.000	RR	CELL	1	PLL_L2		Data Amius)					V	
ĵ.	-2.182	1.063	RR	IC	1	CLKCTRL_G3		Dava Hirival	-					
1	-2.005	0.177	RR	CELL	1971	CLKCTRL_G3		0.0000000000000000000000000000000000000	0.205 me					
0	-0.487	1.518	RR	IC	1	DDIOOUTCELL_>	(119_Y41_N9	Clock Delay						
1	0.205	0.692	RR	CELL	1	DDIOOUTCELL_X	(119_Y41_N9							
6	4 2.773	2.568						Data Delay			2.568 ns			
	0.299	0.094		uTco	1	DDIOOUTCELL_X	(119_Y41_N9							
5	0.717	0.418	RR	CELL	1	DDIOOUTCELL_>	(119_Y41_N9	Stack					0.177 ns	
ê	0.717	0.000	RR	IC	1	IOOBUF_X119_Y	41_N20	31000					-	
	2.773	2.056	RR	CELL	1	IOOBUF_X119_Y	41_N20	13770 (Mast W) 177	-		_	-		
6	2.773	0.000	RR	CELL	0	PIN_T5		Data Required					Å	
													Tree .	-1.0 ns
0		ttt						Output Delay					4-	

Data Arrival Path の6行目に、PLL がグローバル・クロック・ツリーの遅延の補償として -4.994ns の位相調整 オフセットを付加しているのが確認できます。これにより、出力へのデータ到達時間を早くし、出力へのセットアッ プ要求を満たすことができています。

今回は PLL を使用する方法を取りましたが、これはあくまでもタイミング最適化の多くの方法のうちの一つで す。ユーザは、自分のプロジェクト(デザイン)を良く理解し、タイミングを最適化するために TimeQuest Timing Analyzer レポートを解析した上で、最良の改善策を選択しなければなりません。

このように、TimeQuest Timing Analyzer レポートの Summary から詳細レポートへ展開し、タイミング違反の要 因を追及し明確化することで、適切な最適化方法を見つけ出してください。



改版履歴

Revision	年月	概要
1	2014 年 4 月	新規作成

免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
 - 株式会社アルティマ ホームページ: <u>http://www.altima.co.jp</u> 技術情報サイト EDISON: <u>https://www.altima.jp/members/index.cfm</u>
 - 株式会社エルセナ ホームページ: <u>http://www.elsena.co.jp</u> 技術情報サイト ETS : <u>https://www.elsena.co.jp/elspear/members/index.cfm</u>
- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。