

実現性検討(フィージビリティー・スタディー)ガイドライン

2020年1月 株式会社マクニカ アルティマカンパニー

アジェンダ

- はじめに
- フィージビリティーが不十分だったためにボード改版となった事例
- チェックリスト
- 実現性検討(フィージビリティー・スタディー)
 - デバイスの選定
 - スケルトンデザインの作成
 - クロックリソース、IP、トランシーバー、I/O インターフェイス、Hard Processor System (HPS)
 - スケルトンデザイン全体のコンパイル
 - 消費電力の確認
 - ハードウェア検証(任意)
 - その他の注意事項
- Appendix



はじめに

従来から考えられてきた FPGA の利点の一つとして、ピン配置・ピン属性や回路機能をボード作成・デバイス実装後に変更し、仕様変更や設計不具合のリスクに対処することが可能であることが挙げられます。

一方、近年の FPGA を含むメモリーやインターフェイスの高性能化に伴い、FPGA にも多くのハードマクロが実装されるようになり、考慮すべき複雑な制限事項が増えてきています。

また、FPGA は必ずしも上位互換ではないため、今までの設計資産をそのまま流用できないケースもあります。

このため、ボード設計の前段階において、十分な実現性検討(フィージビリティー・スタディー)を行い、ボード改版等の重 大なリスクを軽減することが、必須の作業となってきています。

本資料では、フィージビリティー・スタディーにおいて検証用のスケルトンデザインを作成し、その検証項目とその確認方法に ついてまとめています。

本資料の対象デバイスは、インテル[®] Arria[®] 10 FPGA を例として示していますが、デバイス依存部分を除いてすべてのデバイ スファミリーについて使用することができます。

※フィージビリティー・スタディーの実施は最新バージョンのインテル[®] Quartus[®] Prime をご使用ください。



フィージビリティーが不十分だったためにボード改版となった事例

- FPGA 間のデータ転送を DDIO (LVDS) で行う構成にしたが、高速な転送レートだったためタイミングエラーを収束する ことができず、仕様を見直し、FPGA 間を SERDES (LVDS) に変更してボードを作成し直した
- Cyclone[®] V で PCI-Express (PCIe) Gen2 x2 の構成でボード作成したが、 PCIe Gen2 x2 は構成できないため、 x4 の構成にする必要があったが、この構成ではトランシーバー・チャネルが足りなくなった (Arria[®] V も同様)
- Configuration via Protocol (CvP) をサポートしていない PCle Hard IP にピン配置をしてしまい、CvP が実現できな かった
- LVDS 用のクロックをトランシーバー・ブロックのクロックピンから入力していたが使えなかった
- 複数の LVDS チャネルが必要だったため、同一クロックでバンクをまたいで LVDS レシーバーを配置したが、各バンク毎に クロックを入力する必要があり Fitting Error が発生した
- PLL が足りず LVDS 用の PLL クロックを入力することができなかった
- DDR4 のフィージビリティーは行ったが、ボード作成時に DDR4 の配置を(トップバンクからサイドバンクへ)変えたにも 関わらず、変更後のピン配置でフィージビリティーを行なわなかったためタイミングが収束せず、結果的にボードを変更す ることになった
- データシートのスペックでは高速差動 I/O の数が仕様を満たしていると判断したが、実際は CMU PLL がチャネルを使用するため、見積もりより高速差動 I/O の数が足りなかった



チェックリスト

◆デバイス選定時の確認事項	
ALUT の使用率が 60% 以下のデバイスを選定したか	
使用する IP の仕様に合った Speed Grade のデバイスを選択したか	
高速差動インターフェイスの仕様に合ったデバイスを選択したか	
◆スケルトンデザイン作成時の確認事項	
最新バージョンの インテル® Quartus® Prime を使用しているか	
すべての使用するインターフェイス IP やクロックリソースはインプリメントしたか	
I/O PLL、トランシーバー PLL は 専用リファレンス・クロックピンにアサインしたか	
パラレル I/O をシングルエンド信号で高速に使用していないか	
タイミングガイドラインの資料を参照してタイミング制約を適切に行ったか	
◆スケルトンデザインでの確認事項	
コンパイル時にコンフィグレーション・モードの設定を適切に行ったか	
入力した機能ブロック(ユーザー回路含む)はコンパイル後に消えていないか	
コンパイル実行後に Timing Error や Fitter Error は発生していないか	

5



実現性検討(フィージビリティー・スタディー)







- 内部リソース
 - <u>Product Selector Guide</u>を使用してデバイスを選定
 - 特殊機能を使用する場合のデバイス選定は <u>Appendix を参照</u>

o ALUT 使用率

- ALUT の使用率が 60% 以下 (目安) になるデバイスを選定
 - ・ 回路規模見積り精度が低いほどマージンをもつこと
 - 使用率が上がると配線が混雑して、配置配線ができなくなる可能性あり

• スピードグレード

- シリアル I/O インターフェイス、トランシーバーの最大データレート
 - データシート記載の最大データレートに対してマージンをもったデバイスを選択
 - ・ 仕様上限のパフォーマンスを達成するためには理想的なボード条件が必要
- IP の最大データレート
 - 例:PCle、EMAC、etc
 - <u>https://www.macnica.co.jp/business/semiconductor/articles/intel/129753/</u>
- O HPS の最大動作周波数
- コンフィグレーション、ブート用 ROM
 - サポート対象のコンフィグレーション ROM とブート用 ROM を使用
 - 詳細は <u>Appendix 参照</u>



7

スケルトンデザインの作成



- スケルトンデザインとは
 - 使用するすべての構成要素を含むユーザー回路の基本となるデザイン
 - スケルトンデザインをベースにユーザー回路を追加すること
 - インスタンス項目
 - すべてのクロックリソース
 - すべてのインターフェイス IP
 - すべてのトランシーバー IP
 - すべての I/O インターフェイス
 - HPS

⇒ パラメーターはすべてユーザーの使用条件に設定すること



スケルトンデザインの作成 (クロックリソース)



すべての使用するクロックリソース

O I/O PLL

- I/O PLL の数を確定する
 - 同一周波数、同一位相の PLL はコンパイル時にマージされる
 - ・ マージさせないように制約を与える (Appendix 参照)
 - マージの有無はコンパイルレポートにて確認可能
- o トランシーバー PLL
 - プロトコル IP のインプリメント時に、トランシーバー PLL のインプリメントを行う
 - PLL の種類、デバイスのスピードグレードにより周波数の許容範囲が異なる
 - Fractional PLL は設定値とインプリメント後の周波数が異なる場合がある
 - コンパイルレポートで出力周波数が想定と同じか確認
 - ・ 異なる場合、PLL の設定値を再確認し、再度 Generate
- 入力クロック
 - ユーザーが使用するすべてのクロックをインプリメントする
 - 最低1つのレジスターをインスタンスし、接続する
- SDC の作成
 - タイミング&インプリメンテーション DDG[※]
 - https://www.macnica.co.jp/business/semiconductor/articles/intel/130393/

※ DDG : デザイン&デバッグ・ガイドライン



スケルトンデザインの作成 (IP)



※ DDG : デザイン&デバッグ・ガイドライン

すべての使用するインターフェイス IP をインプリメントする

- Example design を使用 (強く推奨)
 - Example design の生成方法は各 IP User Guide を参照
 - 入出力は virtual pin に設定
- External Memory Interface (EMIF)
 - <u>EMIF Spec Estimator</u>を使用してサポートされている EMIF を選択
 - 1つの I/O レーンに複数モジュールがある場合、共通のリセットを接続
 - EMIF DDG[※] 資料を参照
 - https://www.macnica.co.jp/business/semiconductor/articles/intel/129749/

PCIe

- PCle と共存する Unused Channel も他の用途で使用可能
 - Stratix[®] 10 の場合、Unused Channel を使用することはできない
 - <u>https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_a1</u>
 <u>0_pcie_avmm.pdf#page=40</u>
- 特定のバンクでのみ CvP は使用可能
- PCle DDG[※] 資料を参照
 - https://www.macnica.co.jp/business/semiconductor/articles/intel/129753/
- Ethernet Hard IP (インテル[®] Stratix[®] 10 H-tile, E-tile)
 - 特定のチャネルのみ使用可能
 - 1.4.4. Ethernet Hard IP (EHIP)の項を参照
 - <u>https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/ug/ug_eti</u> <u>le_xcvr_phy.pdf</u>



スケルトンデザインの作成 (トランシーバー)



- プロトコル IP を使用する場合
 - デザイン作成
 - Platform Designer の Generate Example Design を元に作成
 - Generate Example Design を実行する前に、実際に使用する構成を入力

Narameters 🛛	- 🗗 🗆
System: unsaved Path: pcie_a10_hip_0	
Intel Arria 10/Cyclone 10 Hard IP for PCI Express	Details
altera_pcie_a10_hip	Generate Example Design
IP Settings Example Designs	
PCI Express / PCI Capabilities Configuration,	Debug and Extension Options
System Settings Avalon-ST Settings Base /	Address Registers

O ピンアサイン

- I/O Standard は各プロトコルの User Guide を確認
- 例. PCle の場合
 - リファレンス・クロック: CML or HCSL
 - シリアルデータ (RX) : CML
 - ・ シリアルデータ (TX) : High Speed Differential I/O

○ 注意点

- シリアルデータピンは片側のバンクに統一して配置
- リファレンス・クロックピンとシリアルデータピンを、片側のバンクに統一して配置
- 同一のトランシーバー・バンクに複数のプロトコルを混在させない



11

スケルトンデザインの作成 (トランシーバー) cont.



- プロトコル IP を使用しない場合
 - ⇒ ユーザープロトコル内でトランシーバーを単独で使用する場合
 - 基本構成
 - Transceiver Native PHY, Reset Controller, PLL (ATX, FPLL, CMU)
 - デザイン作成
 - 下記コンテンツを元にデザインを作成
 - https://macnicago.zendesk.com/hc/ja/articles/360024573412
 - O ピンアサイン
 - トランシーバー・ピンはフルコンパイル前に予めピン配置を行う
 - 例. リファレンス・クロック: LVDS、シリアルデータ: High Speed Differential I/O

○ 注意点

- ユーザー回路とのタイミングを確保するためパラレルデータの入出力後にレジスターを一段追加
 - ・ レジスターを入れない場合、トランシーバー・ブロックとの入出力データに関してタイミング解析が行われない
 - ・ コンパイル後にタイミングエラーが発生していないか確認
- 特別な理由がない限り TX/RX を使用するデザインは Duplex で作成
 - Transceiver Tool Kit は双方向のデザインの場合、Duplex のみ使用可能



スケルトンデザインの作成 (I/O インターフェイス)



- パラレル I/O インターフェイスを使用する場合
 - o ピンアサイン
 - 複数バンクにまたがるパラレルバスは使用しない
 - タイミング解析
 - 75MHz 以上で使用する場合、AC 特性を確保できているか必ず確認
 - ・ クロック、データ信号をピン配置して、タイミング制約を行い、コンパイルを実行
 - コンパイル後のタイミングレポートを確認して、スラックがマイナス(赤字)になっていないことを確認 https://www.macnica.co.jp/business/semiconductor/articles/intel/130393/
 - AC 特性を確保できない場合は、シリアル I/O インターフェイスの使用を検討
 - 波形確認 (2.5V 以上)
 - IBIS Simulation で要確認
 - https://www.macnica.co.jp/business/semiconductor/manufacturers/mentor/products/7018/



スケルトンデザインの作成 (I/O インターフェイス) cont.



- シリアル I/O インターフェイスを使用する場合
 - O SERDES
 - ピンアサイン
 - ・ データピンと同一バンクのクロックピンを使用する (RX)
 - ・ 複数のバンクにまたがる場合は各バンク毎にリファレンス・クロックを供給 (RX)
 - クロックリソース
 - ・ コンパイルレポートから PLL のリソースが足りているか確認
 - o DDIO
 - AC 特性
 - AC 特性を満たすことを確認
 - Source Synchronous Interface の SDC 記述方法は下記を参照

https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/an/an433.pdf

⇒ 他のデバイスファミリーは制限が異なるため、それぞれの制約を確認



14

スケルトンデザインの作成 (HPS)



- ・供給電圧 (インテル[®] Arria[®] 10 FPGA)
 - 最大動作周波数の確認
 - <u>データシートの HPS Clock Performance</u>を参照
- HPS 専用ピンの競合 (インテル[®] Arria[®] 10 FPGA、Arria[®] V SoC、Cyclone[®] V SoC)
 ペリフェラルを設定後にピンの競合を確認 (詳細は <u>Appendix 参照</u>)
- 注意点 (インテル[®] Arria[®] 10 FPGA)
 - EMAC コントローラー I/O を RMII モードで使用しない
 - <u>RMII モードで使用する場合は、FPGA I/O を使用する</u>
 - EMAC コントローラー I/O を FPGA 側にルーティングする場合、RGMII を使用しない
 - <u>タイミングを満たすことができない</u>
 - EMIF I/F を使用する場合は、スペックに合ったメモリーを選択する
 - EMIF Spec Estimator



スケルトンデザイン全体のコンパイル



• すべての使用リソースを含むスケルトンデザインのコンパイル

0 1/0ピン

- ピンフリーでコンパイル実施
- o トランシーバー・ピン
 - ボードレイアウトに合わせて配置
 - トランシーバー・ピンを配置しておかないと、Fitter Error になる場合がある
 - CvP 使用時は、ピン配置を要確認 (p.17)

○ コンフィグレーション設定

- コンフィグレーション設定は実際に使用するコンフィグレーション・モードに合わせる
 - コンフィグレーション・モードにより、使用できるユーザー I/O 数が変わるため
 - ・ 設定方法は、<u>Appendix 参照</u>

注意点·留意点

- ユーザー回路も含めてロジック容量 / 動作周波数を確認したい場合は、ユーザー回路 も追加
- 所望の位置に I/O ピンを配置し確認したい場合は、ピン配置を行いコンパイル (I/O Bank を指定して配置することも可能)
 - ピン配置の方法
 - https://www.macnica.co.jp/business/semiconductor/articles/intel/95585/



スケルトンデザイン全体のコンパイル cont.



※ DDG : デザイン&デバッグ・ガイドライン

・ コンパイル結果の確認

- 入力した機能ブロックが消えていないことを確認
 - Fitter Report の Resource Utilization by Entity より確認
- O Fitter Error, Timing Error がないことを確認
 - Fitter Error :ピン数・配線リソースが足りない、トランシーバーの配置が適切でない可能性
 - Timing Error : 配線混雑により遠回りの配線になっている可能性
- o Critical Warning が出ていないことを確認
- タイミング制約、タイミングエラーに関する詳細は下記タイミング&インプリメンテーション
 DDG* 資料を参照
 - https://www.macnica.co.jp/business/semiconductor/articles/intel/130393/

全体として Critical Warning, Fitter Error, Timing Error がないことを確認



17

消費電力の確認



消費電力を見積もり、電源を選定
 O PowerPlay Early Power Estimation

- PowerPlay Early Power Estimator (EPE) ツールを用いて算出
 - リソースの増加分は、手入力で EPE に追加
 - EPE の手順は、<u>Appendix 参照</u>
- 詳細は Power & Thermal DDG[※] 資料の Design Flow を参照
 - https://www.macnica.co.jp/business/semiconductor/articles/intel/129349/



ハードウェア検証 (任意)



- 実際に使用するデバイスファミリーが搭載されている評価ボードを使って事前に IP の 機能検証を行うことを推奨
- 評価ボードに関しては、Appendix を参照
 - o <u>インテル[®] Stratix[®] 10 FPGA 評価ボード</u>
 - インテル[®] Arria[®] 10 FPGA 評価ボード
- FMC コネクターを有しているボードは、各種ドーターカードを使用し、さまざまなインター フェイスの評価が可能
 - O HDMI2.0, DisplayPort1.2a, Vx1 HS, 12G-SDI etc...
 - o 詳細は <u>Appendix 参照</u>







- ES 品からプロダクション品に変更する場合
 - IP を再生成(必須)
 - ES 品の資産をそのまま使用した場合、IP によってはコンパイルエラー発生
 - ダイまたはデバイス ID に変更がありえるため、ES 品とプロダクション品とのプログラミング・ファイルの互換性もなし
 - ES 品とプロダクション品の両方でスケルトンデザインの作成と確認を行う



その他の注意事項 cont.



- 他のデバイスファミリーからデザインを流用する場合
 - Platform Designer (旧名: Qsys) システム&コンポーネントをアップグレードする場合は、必ず Platform Designer を使用
 - Platform Designer を用いたアップグレードの詳細は Appendix を参照
 - 上記以外の IP は、IP アップグレードを実施
 - IP アップグレード方法について詳細は Appendix を参照
- インテル® Quartus® Prime をバージョンアップする場合
 - 連続するバージョンアップであれば、上記と同様の方法で IP アップグレード可能
 - 例1) v18.0 から v18.1 への移行では、IP アップグレードにて移行可能
 - 例2) v17.1 から v18.1 への移行では、IP を新規生成
 - 連続しない場合は、IP を新規生成
 - 使用 IP ユーザーガイドのリビジョンヒストリーを確認し、仕様の変更があれば、改めて IP の新規作成が必須





近年の FPGA を含むメモリーやインターフェイスの高性能化に伴い、FPGA にも多くのハードマクロが実装されるようになり、 考慮すべき複雑な制限事項が増えてきています。

ボード設計の前段階において、十分な実現性検討(フィージビリティー・スタディー)を行うことで、ボードリスピン、設計リスクを最小限に抑えることができます。

本資料を確認して、**検証用のスケルトンデザインを作成**し、その検証項目とその確認方法を認識し、最小リスクの設計を 行いましょう。





Appendix





- QSPI Flash の選定
- HPS ペリフェラル・ピン競合の確認
- Platform Designer を用いたアップグレード方法
- IP アップグレード方法
- 特殊機能を使用する場合のデバイス選定
- PLL のマージを防ぐ方法
- コンフィグレーション・モードの設定
- EPE の手順
- 各種評価ボード
 - インテル[®] Stratix[®] 10 FPGA 評価ボード
 - インテル[®] Arria[®] 10 FPGA 評価ボード
 - ドーターカード

QSPI Flash の選定



● サポート対象となっているコンフィグレーション ROM を使用する

○ FPGA AS コンフィグレーションの場合

- <u>https://www.intel.com/content/www/us/en/programmable/support/support-resources/support-centers/configuration-support.html</u>
- HPS QSPI ブートの場合
 - <u>https://www.intel.com/content/www/us/en/programmable/support/support-resources/supported-flash-devices-for-arria-10-soc.html</u>

Device Configuration - Support Center

Welcome to the Device Configuration Support Center!

Here you will find information on how to select, design, and implement configuration schemes and features. There are also guidelines on how to bring up your system and debug the configuration links. This page is organized into categories that align with a configuration system design flow from start to finish.

Enjoy your journey!

Getting Started

Get support resources for Intel® Agitex®, Intel® Stratix® 10, Intel® Arria® 10, and Intel® Cyclone® 10 devices from the p Courses, Videos and Webcasts, Design Examples, and Knowledge Base.

AS コンフィグレーション対応 ROM

MT25QU01GBBB8ESF-0SIT

QSPI	Flas	h Devi	ces
------	------	--------	-----

The quad SPI flash devices have the following advantages:

Peliability: they typically support a minimum of 100,000 erase cycles per sector and a minimum of 20 years data retention. As a result, their management is simpler, with no need for error correction and bad block management.

Low pin count requirement: a quad SPI flash device typically requires six pins, but it can be used with as few as four p

High bandwidth

HPS QSPI ブート対応 ROM

A quad SPI flash device typically has smaller storage capacity than other flash devices. They are therefore mostly used as Up to four quad SPI flash chip selects can be used with Intel Arria 10 SoCs. The device will boot from quad SPI flash connected

The current list of tested and supported devices is presented below. Note that the device list applies only to the HPS OSPI controller, and does not apply for FPGA configuration

Part Number	Manufacturer	Capacity	Voltage	Support Category	Notes
MT25QU01GBBB8E12-0SIT	Micron	1 Gb	1.8 V	Intel Tested and Supported	Available on Intel Arria 10 SoC Development Kit
MT25QU01GBBA8E12-0SIT	Micron	1 Gb	1.8 V	Known to Work	
MT25QU01GBBB8ESF-0SIT	Micron	1 Gb	1.8 V	Known to Work	
MT25QU02GCBB8E12-0SIT	Micron	2 Gb	1.8 V	Known to Work	U-Boot modifications needed
MT25QU512ABB8E12-0SIT	Micron	512 Mb	1.8 V	Known to Work	
N25Q512A83G1240F	Micron	512 Mb	3.3 V	Known to Work	
MT25QL512ABA8ESF-0SIT	Micron	512 Mb	3.3 V	Known to Work	
MT25QL512ABB8ESF-0SIT	Micron	512 Mb	3.3 V	Known to Work	
MT25QU512ABB8ESF-0SIT	Micron	512 Mb	1.8 V	Known to Work	
MX66U51235FMI-10G (FOL use MX25U51245GMI00 instead)	Macronix	512 Mb	1.8 V	Known to Work	U-Boot modifications needed

1. Device Specific Configuration Details	Intel [®] Configuratio	on Devices						
2. Configuration Schemes and IP	Intel® Supported	Third Party Configu						▲
3. Advanced Configuration Features								
4. Intel ^o Quartus ^o Prime Software Design Flow	Table 3 shows the 18.1 Standard and	e criteria of third pa d Pro Edition.	rty configuration d	levices supported	by Intel®	Quartus®	Convert Programming File T	ools and Quartus® Programmer version
5. Board Design								
6. Debug	Table 3 - Ir	ntel Suppor	rted Third F	Party Conf	igurat	ion De	evices	
Intel® Supported Configuration Devices					_			
Design Examples and Reference Designs				Byte	Dummy Settings	Clock	Permanent Quad-	Intel® Tested and Supported Flash
Training Courses and Videos	Intel [®] FPGA	Vendor	P/N	addressing			Enabled flash?	Devices
Intel Supported Configuration					ASx1	ASx4		
Devices を選択			MT25QU128					MT25QU128ABA8ESF-0SIT
			MT25QU256					MT25QU256ABA8E12-1SIT
		Micron*	MT25QU512	3-byte ⁽¹⁾	8(4)	10 ⁽⁴⁾	N0 ⁽⁶⁾	MT25QU512ABB8ESF-0SIT



HPS ペリフェラル・ピン競合の確認

• ペリフェラル・ピン競合が発生するケース



UART0.RX (Set0)	SPIS0.CLK (Set0)
UART0.TX (Set0)	SPIS0.MOSI (Set0)
I2C1.SDA (Set0)	SPIS0.MISO (Set0)
I2C1.SCL (Set0)	SPIS0.SS0 (Set0)
CAN1.RX (Set0)	SPIS1.CLK (Set0)
CAN1.TX (Set0)	SPIS1.MOSI (Set0)
I2C0.SDA (Set0)	SPIS1.SS0 (Set0)
I2C0.SCL (Set0)	SPIS1.MISO (Set0)
UART0.CTS (Set2) (Set1) (Set0)	I2C1.SDA (Set1)

UART0.RTS (Set2) (Set1) (Set0) I2C1.SCL (Set1) LIADT1 CTC (Col0) CANH DV (CoH)

 \sim

 \sim

 \sim

S Error: hps_0: Refer to the Peripherals Mux Table for more details. The selected peripherals 'SPISO' and 'UARTO' are conflicting.

ピンの競合あり

競合しているためエラー出力



HPS ペリフェラル・ピン競合の確認 cont.



ペリフェラル・ピン競合を回避したケース



ピンの競合がなくなる

UART0.RX (Set0)	PIS0.CLK (Set0)
UART0.TX (Set0)	PIS0.MOSI (Set0)
I2C1.SDA (Set0)	SPIS0.MISO (Set0)
I2C1.SCL (Set0)	SPIS0.SS0 (Set0)
CAN1.RX (Set0)	SPIS1.CLK (Set0)
CAN1.TX (Set0)	SPIS1.MOSI (Set0)
I2C0.SDA (Set0)	SPIS1.SS0 (Set0)
12C0 SCL (Set0)	SPIS1.MISO (Set0)
UART0.CTS (Set2) (Set1) (Set0)	2C1.SDA (Set1)
UART0.RTS (Set2) (Set1) (Set0)	2C1.SCL (Set1)



Platform Designer を用いたアップグレード方法

• Platform Designer を開く





28

Platform Designer を用いたアップグレード方法 cont.

• 置き換え先のデバイスを選択

		Sveton	n nine e	vetem Dath: nine2				
Device Set	tings	Jaysten	n. mos_s	ystem Paul. mosz_	genz_0			
Device famil	^y Arria 10 🔽		• ≤	🔺 🕷 🗌 Show exp	orted conn 🔲 Show submodule con	Show connected Hide unconne	ctable int Remove Dan	igling
Device:	10AS066H1F34E1HG 💌	•	Use	Connections	Name	Description	Export	Clo
	10AS066H1F34E1HG		~		□ = clock in	Clock Bridge Intel FPGA IP		
	10AS066H1F34I1HG			D	➡ in_clk	Clock Input	clk	export
	10AS066H2F34E1HG				out_clk	Clock Output	Double-click to export	clock
	10AS066H2F34E2LG		~		□ I I I I I I I I I I I I I I I I I I I	Reset Bridge Intel FPGA IP		
	10AS066H2F34E2SG		─ ↓		- □ − clk	Clock Input	Double-click to export	clock
	10AS066H2F34I1HG			D	► in reset	Reset Input	reset	[clk]
	10AS066H2F34I2LG				- out reset	Reset Output	Double-click to export	[clk]
	10AS066H2F34I2SG		V		□ = nios2 gen2 0	Nios II Processor		
	10AS066H3F34E2LG		•		P clk	Clock Input	Double-click to export	clock
	10AS066H3F34E2SG			• • · · · · · · · · · · · · · · · · · ·	► reset	Reset Input	Double-click to export	[clk]
	10AS066H3F34I2LG				data_master	Avalon Memory Mapped Master	Double-click to export	[clk]
	10AS066H3F34I2SG				 instruction master 	Avalon Memory Mapped Master	Double-click to export	[clk]
	10AS066H4F34E3LG			×		Interrupt Receiver	Double-click to export	[clk]
	10AS066H4F34E3SG				debug reset request	Reset Output	Double-click to export	[clk]
	10AS066H4F34E3VG				debug mem slave	Avalon Memory Mapped Slave	Double-click to export	[clk]
	10AS066H4F34I3LG			×	 custom instruction master 	Custom Instruction Master	Double-click to export	
	10AS066H4F34I3SG		V		□ = onchip memory2 0	On-Chip Memory (RAM or ROM) Intel FPG/	A	-
	10AS066H4F34I3VG		- +	+ + + :	► clk1	Clock Input	Double-click to export	clock
	10AS066K1F35E1HG				• ■ s1	Avalon Memory Mapped Slave	Double-click to export	[clk1]
	10AS066K1F35I1HG			↓ ↓ ↓ ↓ ↓	► reset1	Reset Input	Double-click to export	[clk1]
	10AS066K1F40E1HG				⊟ = pio 0	PIO (Parallel I/O) Intel FPGA IP		
	10AS066K1F40I1HG		─ ↓		· □ _ clk	Clock Input	Double-click to export	clock
	10AS066K2F35E1HG			•	► reset	Reset Input	Double-click to export	[clk]
	10AS066K2F35E2LG				• ■ s1	Avalon Memory Mapped Slave	Double-click to export	[clk]
	10AS066K2F35E2SG 🗨			ç—	external connection	Conduit	Double-click to export	



29

Platform Designer を用いたアップグレード方法 cont.



• Generate を実行

📰 System \	/iew ∷	Address Map	🖾 Details 🖾			- d' =	Parameters 🛛 System Info 🖾 Component Ins 🖾 Domains 🕮	-
System: nios	_system	Path: nios2_g	gen2_0				System: nios_system Path: nios2_gen2_0	
		🗌 🗌 Show exp	orted conn 🔲 Show submodule con	Show connected 🔲 Hide unconnect	able int Remove Dangli	ng	HDL entity IP name: nios system nios2 gen2 i file: ip/nios system/nios system	nios2 ge
+ Use	Cor	nections	Name	Description	Export	Cloc	Any changes here will be written out to disk when the system is saved.	
			□ = clock_in	Clock Bridge Intel FPGA IP				
×		⊳-	in_clk	Clock Input	clk	exporte	NIOS II Processor	Deta
	Г			Clock Output	Double-click to export	IOCK_IN		
	↓	Generation					ithmetic Instructions MMU and MPU Settings JTAG Debug Advanced F	eatures
		 Synthesis 					Main Vectors Cach	nes and Me
		Synthesis fil	les are used to compile the system in a Qu	artus Prime project.			Reset Vector	_
	•	Create HDL	design files for synthesis: Verilog 💌				Reset vector memory: onchip_memory2_0.s1	·
			timing and resource estimates for each ID i	your ovatom to be used with third party EDA av	thesis tools		teset vector offset: 0x00000000	
	ПП		unning and resource estimates for each in r	ryour system to be used with third-party EDA syr	intesis tools.		Reset vector: 0x00001000	
		Create t	DIOCK SYMDOI TILE (.DST)				Exception Vector	
			ſ				xception vector memory: onchip_memory2_0.s1	•
		Generat	te IP Core Documentation				xception vector offset: 0x00000020	-
~		 Simulation 	1				xception vector: 0x00001020	
		The simulat	tion model contains generated HDL files fo	the simulator, and may include simulation-only	features.		Fast TLB Miss Exception Vector	
	│∔∔	Simulation	scripts for this component will be generate	l in a vendor-specific sub-directory in the specific	ad output directory		ast TLB Miss Exception vector memory: None	-
		Onnulation	scripts for this component will be generated	and a vendor specific sub-directory in the specific	a output uncetory.		ast TLB Miss Exception vector offset:	
	•	Follow the g	guidance in the generated simulation script	s about how to structure your design's simulation	n scripts and how to use the	lesian	ast TLB Miss Exception vector: 0x00000000	
		Create sim	ulation model:			loorgn.		
			None					
		 Output Dire 	ectory					
		Clear ou	utput directories for selected generation tar	jets.				
		Parallel IP	Generation					
•		If you select compilation	t this option, Platform Designer performs IP I settings (Assignments->Settings->Compi	generation with the number of processors define ation Processor Settings).	ed in the Intel Quartus Prime p	arallel		
ተት ግግ	57	🖌 Use mu	Itiple processors for faster IP generation (v	hen available).				
System M	lessages							
Туре					Generate	Cano		
			,				Parameterization Messages	
(No mess	ages)						Type Message	



IP アップグレード方法



- インテル[®] Quartus[®] Prime でプロジェクトを開いた際にバージョン違いの IP をチェック
 - Project メニュー、Project Navigator、IP を右クリックで手動起動
 - アップグレード必須かオプションかを表示
- IP を選択(複数選択可)して Perform Automatic Upgrade を選択
 - Platform Designer (旧 Qsys) システムとコンポーネントは必ず Platform Designer を使用してアップグレード

	Aut	Entity	IP Component	Version	Device Family	Regeneration Status	Description	File
		system	<qsys system=""></qsys>		Cyclone V			system/synthesis/system.g
名やアップグレー	- ドのステータスで	altera_reset_controller	altera_reset_contr	14.0	Cyclone V		Release Notes	system/synthesis/system.o
フィルタ	リング	system_avalon_st_adapte	altera_avalon_st_a	14.0	Cyclone V			system/synthesis/system.c
		system_avalon_st_adapte	timing_adapter	14.0	Cyclone V			system/synthesis/system.c
		system_avalon_st_adapter	altera_avalon_st_a	14.0	Cyclone V			system/synthesis/system.c
	2+	system_avalon_st_adapte	timing_adapter	14.0	Cyclone V			system/synthesis/system.c
	5÷	system_mm_interconnect_5	altera_mm_intercon	14.0	Cyclone V			system/synthesis/system.c
	5÷	system_mm_interconnect	altera_merlin_multip	14.0	Cyclone V			system/synthesis/system.c
	5÷	system_mm_interconnect	altera_merlin_multip	14.0	Cyclone V			system/synthesis/system.c
	5÷	system_mm_interconnect	altera_merlin_demu	14.0	Cyclone V			system/synthesis/system.c
	51	system_mm_interconnect	altera_merlin_multip	14.0	Cyclone V			system/synthesis/system.c
	5±	system mm interconnect	altera_merlin_multip	14.0	Cyclone V			system/synthesis/system.c



特殊機能を使用する場合のデバイス選定



- インテル[®] Stratix[®] 10
 - 高機能なセキュリティ機能(エンクリプション)を使用する場合は、AS 品を購入する必要がある
 - パーツナンバーの末尾が AS
- SmartVID
 - SmartVID 付きのデバイスを使う場合は、SmartVID なしのデバイスと比べ電源構成が変わるため注意



PLL のマージを防ぐ設定



- PLL で任意の周波数クロックを生成した場合、同一の周波数設定や同一位相設定の場合、PLL や PLL の出力ポートがマージされる場合がある。そのため、PLL や PLL の出力ポートをマージさせたくない場合、インテル[®] Quartus[®] Prime の設定ファイルに設定を追記する必要がある
- KDB 情報
 - PLL のマージを防ぐ設定
 - <u>https://www.intel.com/content/www/us/en/programmable/support/support-resources/knowledge-base/solutions/rd08092011_148.html</u>
 - PLL の出力ポートのマージを防ぐ設定
 - <u>https://www.intel.com/content/altera-www/global/en_us/index/support/support-resources/knowledge-base/solutions/rd03062013_146.html</u>
 - <u>https://www.intel.com/content/www/us/en/programmable/support/support-resources/knowledge-base/solutions/rd04222012_662.html</u>



コンフィグレーション・モードの設定



• Assignments メニュー -> Device.. を選択

ovice for								
evice fail	nily				Show in	n 'Available devices' li	st	
<u>F</u> amily:	Arria 10 (GX/SX/G	iT)		•	Pac <u>k</u> a	age:	Any	v
Dev <u>i</u> ce:	All			•	Pin <u>c</u> e	ount:	Any	
arget dev	vice				Core	sp <u>e</u> ed grade:	Any	Ŧ
Spe	cific device selected	in 'Available device	s'list		Trans	ceiver speed grade:	Any	Ŧ
0 <u>o</u> th	er: n/a				✓ s	how advanced device	:5	
ilter : N	lame	•					D	evice and Pin Options
lter : N	lame Name	• Core Voltage	ALMs	Total I/Os	GPIOs	HSSI Channels	PCIe Hard IP Blocks	evice and Pin Options
ilter : N	Name T115S1F45E1SG	Core Voltage	ALMs 427200	Total I/Os 960	GPIOs 624	HSSI Channels	PCIe Hard IP Blocks	evice and Pin Options
lter : N 85 10A 86 10A	Name Name T115S1F45E1SG T115S2F45E2SG	Core Voltage 0.9V or 0.95V 0.9V or 0.95V	ALMs 427200 427200	Total I/Os 960 960	GPIOs 624 624	HSSI Channels 72 72	PCIe Hard IP Blocks	Memory Bits 55562240 2 55562240 2
ilter : N 85 10A ⁻¹ 86 10A ⁻¹ 87 10A	Name Name T115S1F45E1SG T115S2F45E2SG X016C3U19E2LG	Core Voltage 0.9V or 0.95V 0.9V or 0.95V 0.9V or 0.95V	ALMs 427200 427200 61510	Total I/Os 960 960 224	GPIOs 624 624 196	HSSI Channels 72 72 6	PCIe Hard IP Blocks 4 4 1	Memory Bits 55562240 2 55562240 2 9011200 4
ilter : N 85 10A ⁻¹ 86 10A ⁻¹ 87 10A 88 10A	Name T11551F45E1SG T11552F45E2SG X016C3U19E2LG X016C3U19E2SG	Core Voltage 0.9V or 0.95V	ALMs 427200 427200 61510 61510	Total I/Os 960 960 224 224	GPIOs 624 624 196 196	HSSI Channels 72 72 6 6	PCIe Hard IP Blocks 4 4 1	Memory Bits 55562240 2 55562240 2 9011200 4 9011200 4





EPE の手順

- PowerPlay Early Power Estimator (EPE) とは

 消費電力の見積もりができるエクセルツール
- 2 通りの方法で消費電力を見積もり
 - インテル[®] Quartus[®] Prime Design Profile (後述)
 - インテル[®] Quartus[®] Prime でコンパイル後、CSV ファイルを生成、EPE にインポートして見積もり
 - ユーザー入力
 - EPE に手動でリソース入力して見積もり

EPE のダウンロードサイト

- <u>https://www.intel.co.jp/content/www/jp/ja/programmable/support/support-resources/operation-and-testing/power/pow-powerplay.html</u>



EPE の手順 cont.

- インテル[®] Quartus[®] Prime Design Profile の手順
 デザインのコンパイル後、EPE 入力用 CSV ファイルを生成
 - インテル[®] Quartus[®] Prime の Project メニュー ⇒ Generate PowerPlay Early Power Estimator File
 - o EPE ファイルへ CSV ファイルの取り込み
 - Import CSV から CSV ファイルを選択
 - ファイル名: ***_early_pwr.csv

File Edit View	Proje	ct Assignments	Processing	Tools	Window	Help
Project Navigator	₽¥ ₽ ₽	Add Current File to Add/Remove Files i Revisions Copy Project Clean Project Archive Project Restore Archived F Import Database Export Database Import Design Partit Export Design Partit Generate Design P	Project in Project Project ion tion artition Scripts.			
		Generate Tcl File fo	or Project			
< III		Generate PowerPla	ay Early Power	Estimato	or File	
Taeke		Upgrade IP Compor	ients			
10313		Organize Quartus I	Prime Settings	File		
🗸 🔺 🕨 Com	Ē	Set as Top-Level E	ntity		Ctrl	+Shift+
> > .		Hierarchy				

Early Power Estimator		nator			
Set Toggle %	Reset	View Report	Import CSV	Import EPE	Export CSV



EPE の手順 cont.

• EPE での見積もり結果



- FPGA 部
 ゴロックケータ
 - ブロック毎の見積もり結果
- Hard Processor System (HPS) 部
 SoC FPGAのHPS部



EPE の手順 cont.



- スケルトンデザインにユーザー回路を追加する場合は EPE に追加リソース分を入力
 - Logic: ロジック
 - RAM:内部メモリ
 - O DSP: DSP ブロック
 - 0 10:1/0
 - O PLL: PLL
 - Clock : **//**Dу/

: クロック						各回路	の動作率	率を入力	
15	0	0	0	12.5%	3	0.000	0.000	0.000	
16	0	0	0	12.5%	3	0.000	0.000	0.000	
17	0	0	0	12.5%	3	0.000	0.000	0.000	
18	0	0	0	12.5%	3	0.000	0.000	0.000	
19	Û	Û	0	12.5%	3	0.000	0.000	0.000	
💶 🕨 🕺 Main Logic / RAM / DSP / 10 / PLL / Clock / HSDI / HMC / XCVR / 1P / HPS / Report / Enpirion / Release Notes / ધ /									
בדאי 🔛 📔 🛏									
各タブを開き、 必要な情報を入力									



インテル[®] Stratix[®] 10 FPGA 評価ボード



デバイス	評価ボード名	評価出来る主な機能	補足
Stratix [®] 10 GX	Stratix [®] 10 GX FPGA Development Kit <u>https://www.intel.com/content/www/us/en/programmable/products/boards_and_kits/dev-kits/altera/kit-s10-fpga.html</u>	•DDR3/4 •12G-SDI •10/100/1000 Ethernet (SGMII) •40/100Gb Ethernet (QSFP28) •PCIe Gen3x16 (EP)	•FMC コネク ター x1
	Stratix [®] 10 GX Signal Integrity Development Kit https://www.intel.com/content/www/us/en/pro grammable/products/boards and kits/dev- kits/altera/kit-s10-transceiver-si.html	•12G-SDI •10/100/1000 Ethernet (SGMII) •10Gb Ethernet (SFP+) •40/100Gb Ethernet (QSFP28)	・トランシーバー・チャネルを多数用意、トランシーバー評価に最適 ・FMC コネクター x2
Stratix [®] 10 SX	Stratix [®] 10 SX SoC Development Kit <u>https://www.intel.com/content/www/us/en/programmable/products/boards_and_kits/dev-kits/altera/stratix-10-soc-development-kit.html</u>	•DDR4 •PCIe Gen3x16 (RC) •10Gb Ethernet (SFP+) •50/100Gb Ethernet (QSFP+) •12G-SDI •HPS (10/100/1000 RGMII, USB2.0, I2C, UART)	・HPS 内蔵デバイス ・FMC コネクター x2
Stratix [®] 10 TX	Stratix [®] 10 TX Signal Integrity Development Kit <u>https://www.intel.com/content/www/us/en/pro</u> <u>grammable/products/boards and kits/dev-</u> <u>kits/altera/kits-s10-tx-si.html</u>	•12G-SDI •10/100/1000 Ethernet (SGMII) •100/200Gb Ethernet (QSFP, QSFPDD) •400Gb Ethernet (PAM-4, QSFPDD)	・E-tile 搭載デバイス -Ethernet 系 Hard IP 搭載 (25/100GbE MAC, FEC etc) -PAM-4 対応 ・トランシーバー・チャネルを多数用意、トランシーバー評価に最適 ・FMC コネクター x1
Stratix [®] 10 MX	Stratix [®] 10 MX FPGA Development Kit https://www.intel.com/content/www/us/en/pro grammable/products/boards and kits/dev- kits/altera/kit-s10-mx.html	•DDR4 •HBM2 •PCIe Gen3x16 (RP, EP) •100Gb Ethernet (QSFP28)	・HBM2 搭載デバイス (DRAM 内蔵)



インテル[®] Arria[®] 10 FPGA 評価ボード



デバイス	評価ボード名	評価出来る主な機能	補足
	Magnes https://www.macnica.co.jp/business/semicond uctor/macnica_products/boards/125973/	DDR4Deep Learning Acceleration	・Intel CPU (ATOM) 搭載 (COMe) ⇒Intel CPU + FPGA の組み合わせ評価が可能 (Deep Learning Acceleration 等) ・FMC コネクター x1
Arria [®] 10 GX	Arria [®] 10 GX FPGA Development Kit <u>https://www.intel.com/content/www/us/en/pro</u> grammable/products/boards_and_kits/dev- kits/altera/kit-a10-gx-fpga.html	•DDR3/4 •PCIe Gen3x8 (EP) •SDI •10/100/1000 Ethernet (SGMII) •10/40Gb Ethernet (SFP+, QSFP+)	・FMC コネクター x2
	Arria [®] 10 GX Transceiver Signal Integrity Development Kit <u>https://www.intel.com/content/www/us/en/pro</u> <u>grammable/products/boards and kits/dev-</u> <u>kits/altera/kit-a10-gx-si.html</u>	•SDI •10/100/1000 Ethernet (SGMII) •10/40Gb Ethernet (SFP+, QSFP+)	・トランシーバー・チャネルを多数用意、トランシーバー評価に最適
Arria [®] 10 SX	Arria® 10 SoC Development Kit https://www.intel.com/content/www/us/en/pro grammable/products/boards and kits/dev- kits/altera/arria-10-soc-development-kit.html	•DDR3/4 •PCIe Gen3x8 (RC) •10Gb Ethernet (SFP+) •SDI •HPS (10/100/1000 RGMII, USB2.0, I2C, UART)	・HPS 内蔵デバイス ・FMC コネクター x2



ドーターカード



• 12G-SDI

- o 12G-SDI FMC Card (Mpression)
 - https://www.macnica.co.jp/business/semiconductor/macnica_products/boards/121817/
- Vx1 HS
 - V-by-One[®] HS FMCカード (Mpression)
 - https://www.macnica.co.jp/business/semiconductor/macnica_products/boards/121249/
- HDMI2.0
 - O HDMI 2.0 FMC CARD (Mpression)
 - https://www.macnica.co.jp/business/semiconductor/macnica_products/boards/125381/
 - FMC HDMI Daughter Card (Bitec)
 - https://bitec-dsp.com/product/fmc-hdmi-daughter-card-rev-11/
- DisplayPort 1.2a/1.4a
 - FMC DisplayPort Daughter Card (Bitec)
 - https://bitec-dsp.com/product/fmc-displayport-daughter-card-revision-11/
- SFP+
 - SFP+ x4 FMC Card (Mpression)
 - https://www.macnica.co.jp/business/semiconductor/macnica_products/boards/125381/





Thank you!





Revision	年月	概要
1.0	2020年1月	初版作成

弊社より資料を入手されたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

1. 本資料は非売品です。許可なく転売することや無断複製することを禁じます。

2. 本資料は予告なく変更することがあります。

3. 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、弊社までご一報いただければ幸いです。

4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。

5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる場合は、英語版の資料もあわせてご利用ください。

