

# インテル<sup>®</sup> SoC FPGA の QSPI ベアメタルアプリ・ブート (インテル<sup>®</sup> Arria<sup>®</sup> 10 SoC 編)

Ver.18.1



## インテル<sup>®</sup> SoC FPGA の QSPI ベアメタルアプリ・ブート (インテル<sup>®</sup> Arria<sup>®</sup> 10 SoC 編)

## <u>目次</u>

1.	はじめに	4
2.	事前準備	7
	2-1. ボードの設定	7
	2-1-1. ボードレイアウト	7
	2-1-2. 電源およびケーブルの接続	7
	2-1-3. BSEL(BOOTSEL)ピンの設定	7
	2-2. ハードウェア・デザインファイル	8
	2-2-1. ハードウェア・デザインファイルの入手先	8
	2-2-2. ハードウェア開発での重要な生成物 (ハンドオフファイル)	8
	2-3. ベアメタルサンプル・アプリケーション	8
3.	SoC FPGA のブートフロー	9
4.	ベアメタルサンプル・アプリケーションを DS-5 でビルドする方法	10
	4-1. DS-5 の開始	10
	4-1-1. Embedded Command Shell の起動	10
	4-1-2. DS-5 の起動	
	4-2. ベアメタルサンプル・アプリケーションのインポート	12
	4-3. ベアメタルサンプル・アプリケーションのビルド	14
	4-3-1. プロジェクトのビルド	14
5.	QSPI フラッシュブート用 2nd ステージ・ブートローダー(U-Boot)の生成方法	15
	5-1. 2nd ステージ・ブートローダーとは?	15
	5-2. 2nd ステージ・ブートローダーの生成手順	16
	5-2-1. Embedded Command Shell の起動	16
	5-2-2. ハードウェア・デザインファイルの解凍	16
	5-2-3. bsp-editor(2nd ステージ・ブートローダー・ジェネレーター)の起動	16
	5-2-4. 新規 bsp プロジェクトの作成	16
	5-2-5. ハンドオフファイルの指定	17
	5-2-6. 2nd ステージ・ブートローダーのオプションの設定	
	5-2-7. bsp プロジェクトの生成(Generate)	19
	5-2-8. 2nd ステージ・ブートローダーのビルド	20
6.	ベアメタル・アプリケーションを QSPI フラッシュからスタンドアローン実行する例	23



## インテル<sup>®</sup> SoC FPGA の QSPI ベアメタルアプリ・ブート (インテル<sup>®</sup> Arria<sup>®</sup> 10 SoC 編)

6-1. QSPI フラッシュのレイアウト	. 23
6-2. QSPI ブート・フラッシュ・ドーターカードの取り付け確認	. 24
6-3. ハードウェア・デザインを QSPI フラッシュに書き込む方法	. 24
6-4. 2nd ステージ・ブートローダーとアプリケーション・イメージを QSPI フラッシュに書き込む方法	. 25
6-5. スタンドアローン実行の動作確認	. 27
7. 補足:RedHat Linux Enterprise 5 以降での USB-Blaster II のセットアップ	. 28
改版履歴	. 30

## 

### 1. <u>はじめに</u>

本資料ではインテル® Arria® 10 SoC 開発キットに搭載可能な QSPI (Quad SPI) ブート・フラッシュ・ドーターカードから、ベアメタルサンプル・アプリケーション ALT-HWLib-HelloWorld-Unhosted-A10-GNU をスタンドアローン実行する例を説明しています。

このベアメタルサンプル・アプリケーションは、UART 経由で "Hello from Arria 10 SoC!!!" メッセージを表示す るだけのシンプルなアプリケーションです。また、このサンプルに含まれるファイル io.c は、printf() の出力を JTAG ではなく UART にリダイレクトするスタンドアローン・アプリケーションにも役立ちます。

本資料では以下の内容を説明しています。

- ① ハードウェア開発での重要な生成物(ハンドオフファイル)
- ② SoC FPGA のブートフロー
- ③ ベアメタルサンプル・アプリケーションを Arm<sup>®</sup> Development Studio 5 Intel<sup>®</sup> SoC FPGA Edition (DS-5) で ビルドする方法
  - ・ DS-5 の起動
  - ベアメタルサンプル・アプリケーションのインポート
  - ・ ベアメタルサンプル・アプリケーションのビルド
- ④ QSPI フラッシュブート用 2nd ステージ・ブートローダー (U-Boot)の生成方法
  - 2nd ステージ・ブートローダーとは?
  - ・ QSPI フラッシュブート用 2nd ステージ・ブートローダーの生成手順
- ⑤ ベアメタル・アプリケーションを QSPI フラッシュからスタンドアローン実行する例
  - ・ RBF ファイルを QSPI フラッシュに書き込む方法
  - ・ 2nd ステージ・ブートローダーとアプリケーション・イメージを QSPI フラッシュに書き込む方法
  - ・ スタンドアローン実行の動作確認

() Note:

本資料では、2nd ステージ・ブートローダーとして主に U-Boot を使用した例を説明しています。 non-GPL ライセンスのブートローダー・ソースとして UEFI (Unified Extensible Firmware Interface) ブートロ ーダーを使用することもできます。

UEFI ブートローダーについては、『<u>Intel® Arria® 10 Soc UEFI BootLoader User Guide</u>』(英語版)を参照くだ さい。

() Note:

本資料の説明においてハードウェア・デザインについては、既存の Arria® 10 SoC 開発キット向け QSPI ブート用デザインを使用しています。



本資料の説明で使用している主な開発環境を以下に示します。

【表 1-1】 この資料の説明で使用している主な環境

1       ホスト PC       Linux が動作しているホスト PC (Windows PC 上に仮想マシン (VM) 環境を構築して とでも可能です)         本資料では、Windows® 7 Professional 上に、Oracle® VM VirtualBox (以下、VirtualBox)         下、CentOS 6)の組み合わせによる仮想マシン環境を構築して動作の確認を行っており	Linux を使用するこ と CentOS 6.9(以 ます。 Windows ではサ
本資料では、Windows <sup>®</sup> 7 Professional 上に、Oracle <sup>®</sup> VM VirtualBox(以下、VirtualBox) 下、CentOS 6)の組み合わせによる仮想マシン環境を構築して動作の確認を行っており	と CentOS 6.9(以 ます。 Windows ではサ
	Windows ではサ
▲ 注記: U-Boot のコンパイルは Linux ホストマシンでのみサポートされています。	
ポートされていません。	
仮想マシン環境の構築方法については以下のサイトをご参照ください。 <u>VirtualBox と CentOS 6 による仮想マシン環境の構築</u>	
2 インテル <sup>®</sup> SoC FPGA のハードウェアを開発するためのツールです。	
Quartus <sup>®</sup> Prime この資料では、Quartus <sup>®</sup> Prime開発ソフトウェア・スタンダード・エディション v18.1 を使用	しています。
開発ソフトウェア・	実際についパイル
「ディション(また」 する場合は、Quartus® Prime プロ・エディションが必要になります。	
はプロ・エディショ A 注記:使用するターゲットボードに搭載されている SoC FPGA に対応した Device	データをインストー
ン) / い 座 Ourter / Luc おく必要があります。	
(以降、Quartus <sup>®</sup> Prime) Quartus <sup>®</sup> Prime のインストール方法については以下のサイトをご参照ください。	
Quartus® Prime & ModelSim® インストール方法(v18.x)	
3 インテル® SoC SoC FPGA のソフトウェアを開発するためのツールです。	
FPGA エンヘテッ SoC EDS に含まれる Arm® Development Studio 5 Intel® SoC FPGA Edition (DS-5) を使用し ド開発スイート・スト・ハッフトウェアをビルドレディッグオスニトができます	て、アプリケーショ
タンダード・エディ  この資料では、SoCEDS スタンダード・エディション v18.1 を使用しています。	
ション ■ <u>SoC EDS スタンダード・エディション v18.1</u> (Linux 版)	
(以降、SoC EDS) 🛕 注記: インテル® FPGA ダウンロード。ケーブル (USB-Blaster II) を使用したベアメタ	タル・アプリケーショ
ンのデバッグには、Arm® Development Studio 5 Intel® SoC FPGA Edition(有作	賞版)が必要にな
ります。	
SOCEDS のインストール方法に関しては以下のサイトをこ参照下さい。 SoCEDS のインストール方法(y18 x)	
4 Arria® 10 SoC 本資料の説明でターゲットボードとして使用する開発キットです。	
開発キット QSPI ブート・フラッシュ・ドーターカードを取り付けて使用します。	
■ <u>Arria 10 SoC 開発キット</u>	
5 Arria® 10 Soc この資料で説明している動作確認を実際に行う場合は、本資料と併せて以下のハードウ	ェア・デザインファイ
開発キット向け A10 SoC Devkit GHRD OSPI tez	
QSPIブート用コン 本資料の説明では、ダウンロードした上記ファイルを /home/Student/Temp に格納した	ものとして説明して
います。	
① Note: 上記の A10_SoC_DevKit_GHRD_QSPI.tgz ファイルは、以下のページのコン	テンツを参考に
作成しています。	
GSRD tagging information	
<ul> <li>Arria 10 QSPI boot precompiled binaries (v17.1: linux-socfpga-qspi-17.1-a10.tar.gz)</li> </ul>	

インテル<sup>®</sup> SoC FPGA の QSPI ベアメタルアプリ・ブート (Arria<sup>®</sup> 10 SoC 編)

X	

6	ベアメタルサンプ	本資料の説明で使用するベアメタルサンプル・アプリケーションです。		
	ル・アプリケーシ	このベアメタル・アプリケーションは、UART 経由で "Hello from Arria 10 SoC!!!" メッセージを表示するだけの		
	ョン	シンプルなアプリケーションです。		
		実際に動作確認を行う場合は、本資料と併せて以下のアプリケーション・ファイルを取得してください。		
		ALT-HWLib-HelloWorld-Unhosted-A10-GNU.tgz		
		本資料の説明では、ダウンロードした上記ファイルを /home/Student/Temp に格納したものとして説明して		
		います。		
7	ターミナル・エミュ	このサンプルを使用するためには、シリアル・ターミナル・ソフトが必要です。		
	レーション・ソフト	この資料では、「Tera Term」と呼ばれるフリーウェア・ソフトを使用していす。		
	ウェア	■ <u>Tera Term のダウンロード URL</u>		
		▲ 注記: Tera Term では、ターゲットボードの UART と接続した際の有効な COM ポートに対して、以		
		下の設定を行ってください。		
		・ ボーレート 115200 bps		
		・ 8 ビットデータ		
		・ パリティなし		
		<ul> <li>1 ストップビット</li> </ul>		
		・ フロー制御なし		

### () Note:

本資料は、Quartus<sup>®</sup> Prime、SoC EDS、bsp-editor (2nd ステージ・ブートローダー・ジェネレーター)、および DS-5 の基本的な知識を前提としています。

#### 参考:

SoC FPGA のブートに関する基本操作については、以下のユーザーガイドが参考になります。

- 『<u>Arria 10 SoC Boot User Guide</u>』(英語版)
- ・『<u>Arria 10 SoC ブート・ユーザーガイド</u>』(日本語版)
- 『<u>Intel® Arria® 10 SoC UEFI BootLoader User Guide</u>』(英語版)

SoC FPGA の QSPI ブート情報については、以下のページを参照ください。

・『<u>A10 GSRD 16.1 QSPI Boot</u>』(英文ページ)

SoC FPGA のベアメタルに関する基本操作については、以下のユーザーガイドが参考になります。

- ・『<u>Bare Metal User Guide UG-01165</u>』(英語版)
- ・『<u>ベアメタルのユーザーガイド UG-01165</u>』(日本語版)
- ・『<u>UG-01165: Bare Metal User Guide --> Errata Intel</u>』(英文ページ)
- ・『Soc はじめてガイド DS-5 によるベアメタル・アプリケーション・デバッグ』(日本語版)

SoC FPGA のベアメタル開発者向け情報については、以下のページを参照ください。

・『<u>Intel SoC FPGA Bare-metal Developer Center</u>』(英文ページ)

SoC FPGA のベアメタル・プログラミングとハードウェア・ライブラリーに関する無償オンライン・トレー ニングは、以下のページを参照ください。

• 『<u>SoC Bare-metal Programming and Hardware Libraries - Intel</u>』(英語、28分)

### 

#### 2. 事前準備

本資料では ターゲットボードとしてインテル<sup>®</sup> Arria<sup>®</sup> 10 SoC 開発キットを例として説明しています。

ここでは、上記ボードを使用する際に必要なボード設定およびハードウェア・デザインファイルについて説明します。

2-1. ボードの設定

2-1-1. ボードレイアウト

インテル® Arria® 10 SoC 開発キットのレイアウト図を以下に示します。



【図 2-1】 インテル® Arria® 10 SoC 開発キットレイアウト図

#### 2-1-2. 電源およびケーブルの接続

AC アダプターの接続や各種ケーブルは以下の通り接続してください。

- ドーターカード・コネクタ (J23) に QSPI ブート・フラッシュ・ドーターカードを取り付けます。
- Micro USB ケーブルでホスト PC とオンボード USB-Blaster II コネクター(J22)を接続します。
- Mini USB ケーブルでホスト PC と UART コネクター(J10)を接続します。
- 電源 (AC アダプター)を DC 入力 (J36) に接続します。

2-1-3. BSEL (BOOTSEL) ピンの設定

インテル<sup>®</sup> Arria<sup>®</sup> 10 SoC 開発キットに QSPI ブート・フラッシュ・ドーターカードを搭載することで、BSEL ピンが QSPI ブートの設定となります。 BSEL に関するジャンパなどの設定は必要ありません。 新考:

インテル® Arria® 10 SoC 開発キットに関する情報については、以下の資料が参考になります。

- 『Arria 10 SoC Development Kit User Guide』(英語版)
- ・『<u>Arria 10 SoC 開発キット・ユーザーガイド</u>』(日本語版)

2-2. ハードウェア・デザインファイル

「<u>5. QSPI フラッシュブート用 2nd ステージ・ブートローダー(U-Boot)の生成方法</u>」で説明する 2nd ステ ージ・ブートローダーを生成するためには、ハードウェア開発で生成した "ハンドオフファイル" が必要になりま す。

2-2-1. ハードウェア・デザインファイルの入手先

この資料で説明している動作確認を実際に行う場合は、インテル® Arria® 10 SoC 開発キット向け QSPI ブート 用ハードウェア・デザインファイル A10\_SoC\_DevKit\_GHRD\_QSPI.tgz をダウンロードして使用します。

本資料をダウンロードしたページと同じページからダウンロードしてください。

本資料の説明では、ダウンロードした上記ファイルを /home/Student/Temp に格納したものとして説明しています。

2-2-2. ハードウェア開発での重要な生成物(ハンドオフファイル)

ベアメタル・アプリケーションの開発およびデバッグでは、ハードウェアの開発において最終的に生成されたフ ォルダーとファイルを使用します。

これらのフォルダーとファイルを「ハンドオフファイル」と呼びます。

ハンドオフファイルには、(XML ファイルとして) FPGA ハードウェア・デザイン情報が含まれており、適切な FPGA ハードウェアの初期化とランタイムアクセスに必要なブートローダー・デバイスツリーを生成するために使 用されます。

正しく生成されていれば、hps\_isw\_handoff フォルダーの中にツールによって生成されたハードウェア・ソフト ウェアのハンドオフファイルがあります。これらのファイルは、「<u>5-2. 2nd ステージ・ブートローダーの生成手順</u>」 に利用します。

2nd ステージ・ブートローダー生成のために使用する **bsp-editor**(2nd ステージ・ブートローダー・ジェネレー ター)ツールで、この hps\_isw\_handoff フォルダーのパスを指定するので覚えておいてください。

2-3. ベアメタルサンプル・アプリケーション

「<u>4-2. ベアメタルサンプル・アプリケーションのインポート</u>」で説明しているサンプル・アプリケーション ALT-HWLib-HelloWorld-Unhosted-A10-GNU.tgz が必要になります。

本資料をダウンロードしたページと同じページからダウンロードしてください。

本資料の説明では、ダウンロードした上記ファイルを /home/Student/Temp に格納したものとして説明しています。



### 3. <u>SoC FPGA のブートフロー</u>

まず、はじめに SoC FPGA のブートフローについて説明します。

**参考**:

ブートフローに関する詳細については、以下のユーザーガイドが参考になります。

- 『<u>Arria 10 SoC Boot User Guide</u>』(英語版)
- ・ 『<u>Arria 10 SoC ブート・ユーザーガイド</u>』(日本語版)
- 『Intel® Arria® 10 SoC UEFI BootLoader User Guide』(英語版)

以下の図の通り、SoC FPGA のブートフローには複数のステージが存在します。

ベアメタル・アプリケーションの場合の多くは、以下赤枠で示した 2nd ステージ・ブートローダー (U-Boot / UEFI ブートローダー)から直接ベアメタル・アプリケーションを起動する方法が用いられます。

本資料でもこのベアメタル・アプリケーション・ブートフローを実現するための仕組みについて解説していま す。



【図 3-2】 ベアメタル・アプリケーション・ブートフロー

#### BootROM

インテル<sup>®</sup> SoC FPGA の内蔵オンチップ ROM に焼き込まれているブートコードです (ユーザーによる変 更は不可)。

Boot ROM コードはブートソースを決定し、リセット後にハード・プロセッサー・システム (HPS) を初期化し、 そして 2nd ステージ・ブートローダーにジャンプします。

・ 2nd ステージ・ブートローダー

ハンドオフファイルの情報を元に、初期化など動作するために必要な処理を実行します。

一般的なブートフローの 2nd ステージ・ブートローダーの例は U-Boot です。

また本書では詳述していませんが、non-GPL ライセンスのブートローダー・ソースとして UEFI (Unified Extensible Firmware Interface) ブートローダーを使用することもできます。

2nd ステージ・ブートローダーは、OS、ベアメタル・アプリケーションなどをロードすることができます。

ペアメタル・アプリケーション

OS を使わないアプリケーションをベアメタル・アプリケーションと呼んでいます。インテル<sup>®</sup> SoC FPGA のハ ードウェア・ライブラリー (HWLib) を使用して、直接ハードウェアを読み書きするベアメタル・アプリケーシ ョンを作成することができます。

### 4. <u>ベアメタルサンプル・アプリケーションを DS-5 でビルドする方法</u>

この章では、ベアメタルサンプル・アプリケーション・プロジェクトを DS-5 にインポートして、ビルドする方法に ついて説明します。

4-1. DS-5 の開始

SoCEDS に含まれている DS-5 Intel® SoC FPGA Edition を起動します。

SoC EDS に対する各種環境設定を自動的に実施するために、DS-5 は次の Embedded Command Shell から 起動してください。

4-1-1. Embedded Command Shell の起動

SoC EDS のインストール・フォルダー(embedded フォルダー)下に格納されている起動用スクリプト embedded\_command\_shell.sh を実行し、Embedded Command Shell を起動します。



【図 4-1】 Embedded Command Shell の起動

4-1-2.DS-5 の起動

(1) 下図のように Embedded Command Shell のウィンドウが開いたら eclipse & とコマンド入力して DS-5 を起動します。







(2) ワークスペース・フォルダーの入力を求められます。ソフトウェア・プロジェクトのために固有のワークスペ ースを選択または作成します。

パスを指定して [OK] をクリックします。

(この例では、ワークスペースに /home/Student/Work/DS-5\_Workspace を指定しています。フォルダー が存在しない場合は自動的に作成されます)



【図 4-3】 DS-5 のワークスペースの指定

(3) DS-5 ウェルカム画面が表示される場合は、[閉じる] (× マーク)をクリックします。

DS-5 ウェルカム画面は、ドキュメント、チュートリアルやビデオにアクセスするために使用することができます。



【図 4-4】 DS-5 ウェルカム画面

4-2. ベアメタルサンプル・アプリケーションのインポート

この例では、事前にダウンロードしておいたベアメタルサンプル・アプリケーション ALT-HWLib-HelloWorld-Unhosted-A10-GNU を DS-5 にインポートします。

このベアメタルサンプル・プロジェクトの特徴は以下の通りです。

- "Hello from Arria 10 SoC!!!"メッセージを表示するだけのシンプルなアプリケーションです。
- io.c ファイルにより、printf()の出力を UART にリダイレクトしており、スタンドアローン・アプリケーションにも役立ちます。
- startup.s ファイルにより、アプリケーションの先頭で割り込みを禁止する処理を追加しています。これに より、U-Boot において一部のペリフェラルに対して割り込みを有効化している場合に、アプリケーション に期待しない割り込みが入り例外を検出することを防止しています。
- U-Boot では Executable and Linkable Format (ELF)のロードはオプション機能のため、Makefile にて .axf (ELF) ファイルから .bin (プレーンバイナリー)ファイルに変換し、hello.bin を生成しています。

() Note:

U-Boot にて割り込みが有効化されてしまうため、ベアメタルアプリの起動時に割り込みのディセーブル処理が必要となります。

以下のリンクは Cyclone® V SoC 向けとなっていますが概念としては同様ですので参考としてご覧ください。

『<u>SoC はじめてガイド - DS-5 によるベアメタル・アプリケーション・デバッグ</u>』

~ ベアメタル・アプリケーションの SD カードからのスタンドアローン実行例 ~

- (1) DS-5 のメニューから「ファイル(F)」⇒「インポート(I)…」を選択します。
- (2)「一般」⇒「既存プロジェクトをワークスペースへ」を選択し、[次へ(N)]をクリックします。

/ァイル(E) 編集(E) ソース( <u>S</u> ) リフ	ァクタリング( <u>T</u> ) ナビゲート	<u>المركبة المركبة المركب</u>
新規(N) ファイルを開く(.) Open Projects from File System	シフト+Alt+N > 。 ロ	選択 アーカイブ・ファイルまたはディレクトリーから新規プロジェクトを作成 します。
閉じる(C)	Ctrl+W	Select an import wizard:
すべて閉じる(L)	シフト+Ctrl+W	フィルタ入力
保管(S) 別名保存(A)	Ctrl+S	マ
すべて保管(E) 前回保管した状態に戻す(T)	シフト+Ctrl+S	<ul> <li>□ ファイル・システム</li> <li>□ フォルダーまたはアーカイブ由来のプロジェクト</li> </ul>
移動(V) 名前を変更(M)	F2	<ul> <li>ご 読行プロジェクトをワークスペースへ</li> <li>(1) 設定</li> </ul>
更新(F)	F5	▷ 🗁 C/C++
行区切り文字の変換(D)	>	D 😂 CVS
印刷(P)	Ctrl+P	
ワークスペースの切り替え(W) 再開	>	
インボート(I)		? < 戻る(B) 次へ(N) > キャンセル 終了
エクスポート(0)		

【図 4-5】既存プロジェクトのインポート



- (3)「アーカイブ・ファイルの選択(A):」オプションを選択し、[参照(R)] ボタンより ALT-HWLib-HelloWorld-Unhosted-A10-GNU.tgz 選択後、[終了(F)] ボタンを押します。
  - () Note:

<u>本資料の説明では、ALT-HWLib-HelloWorld-Unhosted-A10-GNU.tar.gz</u>を/home/Student/Temp に格 納したものとして説明しています。

<b>E</b>	インポート	□ ×
<b>プロジェクトのインポート</b> 既存の Eclipse プロジェクトを検索す	るディレクトリーを選択します。	
○ ルート・ディレクトリーの選択(①): ⑦アーカイブ・ファイルの選択(△): プロジェクト(P):	/home/Student/Temp/ALT-HWLib-HelloWorld-Unhosted-A10-GNU.tgz	<ul><li>✓ 参照(<u>B</u>)</li><li>✓ 参照(<u>B</u>)</li></ul>
ALT-HWLib-HelloWorld-Unho	osted-A10-GNU(ALT-HWLib-HelloWorld-Unhosted-A10-GNU/)	すべて選択( <u>S</u> )
		選択をすべて解除( <u>D</u> )
		更新(E)
<ul> <li>☑ ネストしたプロジェクトを検索∐</li> <li>☑ プロジェクトをワークスペースに</li> <li>□ ワークスペースに既に存在するプロ</li> <li>○ ワーキング・セット</li> </ul>	) コピー(C) ロジェクトを顧す(j)	
ワーキング・セットにプロジェク     ワーキング・セット( <u>0</u> ):	トを追加(I)	新規( <u>W</u> ) (↓) 選択(E),
2	< 戻る(B) 次へ(N) > キャ	ンセル 終了(F)

【図 4-6】サンプル・アプリケーションの選択

(4) DS-5 画面左側のプロジェクト・エクスプローラーパネルにインポートしたベアメタルサンプル・アプリケーション・プロジェクト ALT-HWLib-HelloWorld-Unhosted-A10-GNU が追加され、

AlteALT-HWLib-HelloWorld-Unhosted-A10-GNU 展開すると、プロジェクトに含まれる各種ファイルが表示されます。







4-3. ベアメタルサンプル・アプリケーションのビルド

次にインポートしたベアメタルサンプル・アプリケーション・プロジェクトをビルドして実行できるようにします。

4-3-1. プロジェクトのビルド

DS-5 プロジェクト(この例では、ALT-HWLib-HelloWorld-Unhosted-A10-GNU)をハイライトし、右クリックして 「プロジェクトのビルド(B)」を実行します。

ビルドが完了すると、ベアメタル・アプリケーションの hello.bin ファイルが生成されます。



【図 4-8】 プロジェクトのビルド

hello.bin は、2nd ステージ・ブートローダー(U-Boot)によってロードされるベアメタル・アプリケーション・イメージです。

このアプリケーション・イメージと、「<u>5. QSPI フラッシュブート用 2nd ステージ・ブートローダー(U-Boot)の</u> 生成方法」で説明する 2nd ステージ・ブートローダーを QSPI フラッシュに書き込みます。

### 

### 5. QSPI フラッシュブート用 2nd ステージ・ブートローダー (U-Boot) の生成方法

この章では、インテル<sup>®</sup> Arria<sup>®</sup> 10 SoC において QSPI フラッシュからベアメタル・アプリケーションをブートする ために必要な 2nd ステージ・ブートローダーの生成手順について説明します。

5-1. 2nd ステージ・ブートローダーとは?

2nd ステージ・ブートローダーはカスタマイズ可能で、通常は HPS の外部の不揮発性フラッシュベース・メモ リーまたは FPGA 内のオンチップ RAM に格納されます。

2nd ステージ・ブートローダーは、OS、ベアメタル・アプリケーション、あるいは 3rd ステージ・ブートローダー をロードすることができます。

2nd ステージ・ブートローダーの例としては、U-Boot および UEFI (Unified Extensible Firmware Interface) ブ ートローダーがあります。

① インテルが提供する 2nd ステージ・ブートローダー役割は次のとおりです。

- HPS ピン・マルチプレクスの設定
- HPS IOCSR の設定
- HPS PLL とクロックの設定
- HPS ペリフェラルのリセット解除
- SDRAM の初期化(キャリブレーション など)
- SDRAM へ次ステージのプログラムの展開・ジャンプ
- ② non-GPL ライセンスのブートローダー・ソースとして UEFI ブートローダーを使用することもできます。

UEFI ブートフローは完全に HPS のオンチップメモリーで実行され、ベアメタル・アプリケーションと RTOS を起動するためのデフォルトの選択です。

UEFI は、Cyclone® V および Arria® V デバイスにおける MPL ブートローダーに代わるものです。

() Note:

本資料では、2nd ステージ・ブートローダーとして主に U-Boot を使用した例を説明しています。 UEFI ブートローダーについては、『<u>Intel® Arria® 10 Soc UEFI BootLoader User Guide</u>』(英語版)を参照くだ さい。

- ③ 2nd ステージ・ブートローダーは Quartus<sup>®</sup> Prime / Platform Designer の設計時に自動生成されるハンド オフファイルを用いることで自動生成されます。このため、ユーザー側で初期化用ソフトウェアの構築をす ることなく Quartus<sup>®</sup> Prime / Platform Designer で設定した内容を HPS ブロックに反映することができま す。
- ④ ユーザーのインテル<sup>®</sup> SoC FPGA を搭載したカスタムボードを動かすためには、まずこの 2nd ステージ・ ブートローダーを必ず生成してください。



5-2. 2nd ステージ・ブートローダーの生成手順

以降に 2nd ステージ・ブートローダーの生成手順を説明します。

SoC EDS には、FPGA デザイン用のブートローダーを生成することを可能にする 2nd ステージ・ブートローダ ー・サポートパッケージ (BSP) ジェネレーター・ツールが含まれています。

このツールを使用して、2nd ステージ・ブートローダーの設定と生成を行います。

5-2-1. Embedded Command Shell の起動

「<u>4-1-1. Embedded Command Shell の起動」と同じ手順で起動します。</u>

インテル<sup>®</sup> SoC FPGA エンベデッド開発スイート のインストール・フォルダー (embedded フォルダー) 下に格 納されている起動用スクリプト embedded\_command\_shell.sh を実行し、Embedded Command Shell を起動しま す。

5-2-2. ハードウェア・デザインファイルの解凍

本資料の説明では、ダウンロードしたハードウェア・デザインファイル A10\_SoC\_DevKit\_GHRD\_QSPI.tgz を /home/Student/Temp に格納したものとして説明しています。

Embedded Command Shell から次のコマンドを入力して A10\_SoC\_DevKit\_GHRD\_QSPI.tgz を解凍します。



【図 5-1】 ハードウェア・デザインファイルの解凍

5-2-3. bsp-editor (2nd ステージ・ブートローダー・ジェネレーター)の起動

下図のように Embedded Command Shell のウィンドウが開いたら **bsp-editor** とコマンド入力して、 bsp-editor (2nd ステージ・ブートローダー・ジェネレーター)の GUI を起動します。

[Student@Cent0S69 Temp]\$ bsp-editor <br/>
Embedded Command Shell から "bsp-editor" とコマンド入力

【図 5-2】 bsp-editor (2nd ステージ・ブートローダー・ジェネレーター)の起動

5-2-4. 新規 bsp プロジェクトの作成

図のように bsp-editor の GUI が起動したら、メニューから「File」⇒「New HPS BSP...」を選択して、新 規プロジェクトを作成します。

*		
File Edit	Tools Help	
<u>N</u> ew Nios I	BSP Ctrl+N	es Dr
New <u>H</u> PS B	SP., Ctrl-H	
<u>O</u> pen Save Save As	メニューから 新規プロジェイ	File → New HPS BSP を選択して、 クトを作成
E <u>x</u> it	Ctrl-X	10000000

【図 5-3】新規 bsp プロジェクトの作成

#### 5-2-5. ハンドオフファイルの指定

ハードウェア開発で生成した、ハンドオフファイル・フォルダーのパス
 Quartus Prime プロジェクト>/hps\_isw\_handoff を指定します。

図のように Preloader settings directory: の並びにある ---- を押してフォルダーを指定します。

本資料の説明では、以下のパスを指定します。

#### /home/Student/Temp/A10\_SoC\_DevKit\_GHRD\_QSPI/hps\_isw\_handoff

- (2) Operating systems: に U-Boot Bootloader (Arria 10 HPS) を選択します。
- (3) 全ての指定が終わったら [OK] をクリックします。

	ハードウェア開発で生成した、ハンドオフファイル・フォルダーのパスを指定する
Hardware Preloader settings directory:	/home/Student/Temp/A10_SoC_DevKit_GHRD_QSPI/hps_isw_handoff
Software Operating system:	U-Boot Bootloader (Arria 10 H 🗸 Version: default
BSP target directory: BSP Settings File name:	We default locations Operating system に U-Boot Bootloader (Arria 10 HPS) を選択する /home/Student/Temp/A10_SoC_DevKit_GHRD_QSPI/software/uboot_bsp /home/Student/Temp/A10_SoC_DevKit_GHRD_QSPI/software/uboot_bsp/settings.bsp // Enclose Settings File relative paths
SP target directory にて bsp こ	<ul> <li>Enable Additional Tcl script</li> <li>プロジェクトを生成するロケーションを指定する</li> <li>指定が終わったら [OK] をクリックする</li> </ul>
デフォルトでは	e プロジェクト>¥software¥spl_bsp"が選択される を外すと任意のディレクトリーを指定することが可能 OK Cancel

【図 5-4】 ハンドオフファイルの指定



5-2-6. 2nd ステージ・ブートローダーのオプションの設定

BSP Editor ウィンドウの Main メニュータブで、boot\_device: に Boot from QSPI を指定します。

🏭 BSP Editor - /home/Student/Temp/A10_SoC_DevKit_GHRD_QSPI/software/uboot_bsp 💷 😐 🗙			
File Edit Tools Help			
Main Software Pacl	tages Drivers Linker Script	Enable File Generation Target BSP Directory	
SOPC Information file:			
CPU name:	сри		
Operating system:	U-Boot Bootloader (Arria 10 HPS)	Version: default	
BSP target directory:	./		
🕈 Settings	uboot		
Advanced	model:	SOCFPGA Arria10 Dev Kit	
	🔲 disable uboot build		
	boot_device:	Boot from OSPI	
	external_tpga_config		
boot_device: (C Boot		boot_device: に Boot from QSPI を指定する	
	peripheral_rbf_filename:	periph.rb1	
	core_rbf_filename.	coré.rbf	
	rbf_offset:	0x720000	
	uboot.secureboot		
	🔲 enable_bootloader_si	aning	
	signing_key_type:	user 👻	
	signing_kev_pair_file	root_key pem	
	signing_key_fpga_offset:	oxo	
enable_bootloader_encryption		cryption	
	ericryption_key_file:	encrypt.key	
	encryption_key_name:	kev1	

【図 5-5】 2nd ステージ・ブートローダーのオプション設定

5-2-7. bsp プロジェクトの生成(Generate)

右下の [Generate] ボタンを押下し bsp プロジェクトを生成します。

生成する bsp プロジェクトには \*.c 、 \*.h 、 Makefile を含む 2nd ステージ・ブートローダーを生成 (ビルド) するために必要なファイルが保存されます。

これらのファイルは、「<u>5-2-5. ハンドオフファイルの指定</u>」で BSP target directory に指定したロケーションに 生成されます。本書の例では、以下の場所に生成されます。

#### /home/Student/Temp/A10\_SoC\_DevKit\_GHRD\_QSPI/software/uboot\_bsp

生成完了を確認後、[Exit] ボタンを押下し bsp-editor を終了します。

🋔 BSP Editor -	/home/Student/Temp/A10_SoC_	DevKit_GHRD_QSPI/software/uboot_bsp 🗕 🗆 🗙
File Edit Tools H	⊧lp	
Main Software Pac	Rages Drivers Linker Script Enable	e File Generation Target BSP Directory
SOPC Information file CPU name Operating system BSP target directory	: : cpu : U-Boot Bootloader (Arria 10 HPS) V : ./	'ersion: default 🔍
<b>♀</b> -Settings	uboot	
⊶ Advanced	model:	SOCFPGA Arria10 Dev Kit
	disable_uboot_build	
	boot_device:	Boot from QSPI
	external_fpga_config	· · · · · · · · · · · · · · · · · · ·
	rbf_filename:	socfpga.rbf
	peripheral_rbf_filename:	periph.rbf
	core_rbf_filename:	core.rbf
	rbf_offset:	0x720000
	uboot.secureboot	
	enable_bootloader_signing	
	signing_key_type:	user 👻
	signing_key_pair_file.	root_key pem
	signing_key_fpga_offset.	0x0
	enable_bootloader_encryptic	m
	encryption_key_file.	encrypt.kev
	[Conorate] ボタンを切下L ban	プロジェクトた生成する
	[Generate] ホメンを持つ Usp 生成完了を確認後 [Exit] ボタ	ンを押下し、bsp-editorを終了する
Information Prob		
Generated file "/hd	ome/Student/Temp/A10_SoC_DevKit_GHRD	_QSPI/software/uboot_bsp/settings.bsp"
Generating BSP file Generated file "/ho	s in "/nome/student/Temp/A10_SoC_DevK me/Student/Temp/A10_SoC_DevKit_GHRD	_QSPI/software/uboot_bsp"
Finished generatin	g BSP files. Total time taken = 2 seconds	
		Generate E <u>x</u> it

【図 5-6】 bsp プロジェクトの生成



5-2-8. 2nd ステージ・ブートローダーのビルド

Embedded Command Shell のカレント・ディレクトリーを、bsp-editor で作成した bsp プロジェクトのディレクトリーに移動します。

Embedded Command Shell から 以下のようにコマンド入力します。

\$ cd <quartus プロジェクト>/software/uboot\_bsp

本資料の説明では、以下のディレクトリーに移動しています。

/home/Student/Temp/A10\_SoC\_DevKit\_GHRD\_QSPI/software/uboot\_bsp

[Student@Cent0S69 Temp]\$ cd /home/S	<pre>tudent/Temp/A10_SoC_DevKit_GHRD_QSPI/software</pre>
[Student@Cent0S69 uboot_bsp]\$	bsp-editor で作成した bsp プロジェクトのディレクトリーに移動する
[Student@Cent0569 uboot_bsp]\$ [S Makefile config.mk devicetree.dts [Student@Cent0569 uboot_bsp]\$	settings.bsp uboot.ds

【図 5-7】 bsp プロジェクトのディレクトリーに移動

(2) make all J コマンドを実行し 2nd ステージ・ブートローダーを生成します。

IS J コマンドにて uboot\_w\_dtb-mkpimage.bin が生成されていることを確認します。このファイルは BootROM にて参照される 2nd ステージ・ブートローダー用のヘッダ情報を付加したバイナリーファイル で、QSPI フラッシュへ書き込むファイルとなります。

[Student@Cent0S69 uboot\_bsp]\$ [Student@Cent0S69 uboot\_bsp]\$ make all "make all" コマンドを実行し 2nd ステージ・ブートローダーを生成する

🗵 Studer	nt@CentOS69:~/Temp/A10_SoC_DevKit_GHRD_QSPI/software/uboot_I 🗕 🗖 🗙				
ファイル(F)	) 編集(E) 表示(V) 検索 (S) 端末(T) ヘルプ(H)				
OBJCOPY	examples/standalone/hello_world.bin				
LDS	u-boot.lds				
LD	u-boot				
OBJCOPY	u-boot.bin				
MKIMAGE	u-boot.img				
OBJCOPY	u-boot.srec				
DTC	arch/arm/dts/socfpga_arria10.dtb				
DTC	arch/arm/dts/socfpga_arria10_qspi.dtb				
DTC	arch/arm/dts/socfpga_arria10_nand.dtb				
DTC	arch/arm/dts/socfpga_arria10_gspi_reva.dtb				
SHIPPED	dts/dt.dtb				
COPY	u-boot.dtb				
CAT	u-boot-dtb.bin				
make[1]: L	Leaving directory '/home/Student/Temp/A10_SoC_DevKit_GHRD_QSPI/software				
/uboot_bsp	p/uboot-socfpga'				
cat uboot-	-socfpga/u-boot.bin devicetree.dtb > u-boot_w_dtb.bin				
mkpimage -	header-version 1 -o uboot_w_dtb-mkpimage.bin u-boot_w_dtb.bin u-boot_				
w_dtb.bin	u-boot_w_dtb.bin u-boot_w_dtb.bin				
[Student@C	CentOS69 uboot_bsp]\$				
[Student@C	CentOS69 uboot_bsp]\$ ls				
Makefile	devicetree.dts uboot-socfpga				
config.mk	settings.bsp uboot.ds				
devicetree [Student@C	e.dtb u-boot_w_dtb.bin uboot_w_dtb-mkpimage.bin CentOS69 uboot_bsp]\$				

【図 5-8】 "make all" コマンドを実行



(3) 現時点で生成された uboot\_w\_dtb-mkpimage.bin を QSPI フラッシュへ書き込んでも、ベアメタル・アプ リケーションを QSPI フラッシュからスタンドアローン実行させることはできません。

U-Boot でのロードおよびブートに関してはコマンドベースで行われます。

これを自動化した環境変数を用意しておくことが一般的になっており、インテル® Arria 10 SoC では、生成 された uboot-socfpga ディレクトリーの以下のファイルに定義されています。

/A10\_SoC\_DevKit\_GHRD\_QSPI/software/uboot\_bsp/uboot-socfpga/include/configs/socfpga\_arria10.h

例えば QSPI が選択されている場合のデフォルトコマンドは以下の 4 つのコマンド(環境変数)で構成されます。

- run qspirbfcore\_rbf\_prog
- run qspiload
- run set\_initswstate
- run qspiboot

環境変数の実体としては以下のように定義されています。

```
"qspirbfcore_rbf_prog=" ¥
   "fpga loadfs 0 qspi 0:0 ${qspirbfcoreimage} core¥0" ¥
"core_rbf_prog=fpga loadfs 0 mmc 0:1 ${rbfcoreimage} core¥0" ¥
"qspiload=sf probe ${qspiloadcs};" ¥
   "sf read ${loadaddr} ${qspibootimageaddr} ${bootimagesize};" ¥
   "sf read ${fdtaddr} ${qspifdtaddr} ${fdtimagesize};¥0" ¥
"qspiboot=setenv bootargs " CONFIG_BOOTARGS ¥
   " root=${qspiroot} rw rootfstype=${qspirootfstype};" ¥
   "fpgabr 1;" ¥
   "bootz ${loadaddr} - ${fdtaddr}¥0" ¥
```

#### 【図 5-9】 QSPI 環境変数の実体

上記の通り、コマンドにより記述されており、デフォルトでは Linux Kernel のロードとブートを前提として います。

## 

(4) この QSPI 環境変数の実体部分を自作したベアメタル・アプリケーションの格納位置や、DDR 上の展開 位置などに合わせて変更し、bootz の代わりに go コマンドで直接エントリーポイントにジャンプするよう に変更します。

Embedded Command Shell から 以下のようにコマンド入力して、socfpga\_arria10.h ファイルを開きます。

\$ gedit ./uboot-socfpga/include/configs/socfpga\_arria10.h 4

本資料の説明では、以下のように 2 つの行を変更して、ベアメタル・アプリケーションを QSPI フラッシュ からスタンドアローン実行させるようにします。



【図 5-10】 ベアメタル・アプリケーションをスタンドアローン実行するための QSPI 環境変数の変更

- (5) socfpga\_arria10.h ファイルの変更が終わったら、セーブしてファイルを閉じます。
- (6) Embedded Command Shell から 以下のようにコマンド入力して、上記の変更を反映させた 2nd ステージ・ ブートローダーを再生成します。



[Student@CentOS	69 uboot_bsp]\$ ls		
Makefile config.mk	devicetree.dts settings.bsp	uboot-socfpga uboot.ds	
devicetree.dtb	u-boot_w_dtb.bin	uboot_w_dtb-mkpimage.bin	100
[Student@Centos	ea npoor_psbl		6

【図 5-11】 生成された 2nd ステージ・ブートローダー

uboot\_w\_dtb-mkpimage.bin が生成されていることを確認します。

このファイルを次章の手順に従って QSPI フラッシュへ書き込むことで、ベアメタル・アプリケーションをスタンドアローン実行することが可能となります。

### 6. <u>ベアメタル・アプリケーションを QSPI フラッシュからスタンドアローン実行する例</u>

この章では、ベアメタル・アプリケーションを QSPI フラッシュからスタンドアローン実行できるようにするため に必要な手順について説明します。

6-1. QSPI フラッシュのレイアウト

次の図は QSPI フラッシュレイアウトを詳細に示したものです。図の中で注意すべき項目は次のとおりです。

- 通常は、ブートローダー・イメージ 0、1、2、3 に、 2nd ステージ・ブートローダー (U-Boot) を書き込みます。
   本書の説明では、ブートローダー・イメージ 0 (0x0 番地) にのみ、 2nd ステージ・ブートローダー・ イメージ uboot\_w\_dtb-mkpimage.bin を書き込みます。
- 次のブートイメージ (zImage、RTOS バイナリーイメージ、またはベアメタル・アプリケーション・バイナ リーイメージのいずれか)を 0x120000 番地に書き込みます。
   本書の説明では、ベアメタル・アプリケーション・バイナリーイメージ hello.bin を書き込みます。
- ハードウェア・デザイン(Peripheral RBF)を 0x720000 番地に書き込みます。
   本書の説明では、既存のハードウェア・デザイン ghrd\_10as066n2.periph.rbf.mkimage を書き込みます。

0x301_0000	Linux Filesystem	} 80 MB
0x82_0000	Core RBF	↓ 40 MB 本書の説明では、ここにハードウェア・デザインファイル
0x72_0000	Peripheral RBF	ghrd_10as066n2.periph.rbf.mkimage を書き込む
0x68_0000	DXE.ROM	640 KB 本書の説明では、ここにベアメタル・アプリケーション・バイナリー
0x12_0000	zImage /RTOS /BareMetal Application	5.375 MB
0x10_0000	Linux dtb	} 128 KB
Boot ROM fixed value of 0xC_0000	Boot Loader Image 3	Required to be 256 KB
Boot ROM fixed value of 0x8_0000	Boot Loader Image 2	Required to be 256 KB
Boot ROM fixed value of 0x4_0000	Boot Loader Image 1	Required to be 256 KB
Boot ROM fixed value of 0x0	Boot Loader Image 0	Required to be 256 KB
[	Raw Partition	本書の説明では、ここに 2nd ステージ・ブートローダー・ イメージ uboot_w_dtb-mkpimage.bin を書き込む
[	JFFS2 Partition	

【図 6-1】 QSPI フラッシュのレイアウト

#### 1 注記:

QSPI フラッシュへの書き込みには、インテル® FPGA ダウンロード・ケーブル (USB-Blaster II) による接続が 必要になります。

RedHat Linux Enterprise 5 以降で USB-Blaster II をはじめて使用する場合は、USB-Blaster II ドライバーのセットアップが必要になります。

セットアップ方法については、「<u>7. 補足: RedHat Linux Enterprise 5 以降での USB-Blaster II のセットアップ</u>」 を参照ください。



6-2. QSPI ブート・フラッシュ・ドーターカードの取り付け確認

「<u>2-1-3. BSEL(BOOTSEL)ピンの設定</u>」に従って、インテル<sup>®</sup> Arria<sup>®</sup> 10 SoC 開発キットに QSPI ブート・フラッシュ・ドーターカードが搭載されていて、QSPI ブートが可能であることを確認してください。

6-3. ハードウェア・デザインを QSPI フラッシュに書き込む方法

QSPI フラッシュへの書き込みには、HPS フラッシュプログラマー・ユーティリティーを使用します。 HPS フラッシュプログラマーは、フラッシュの消去、ブランクチェック、プログラミング、検証、検査が可能です。

以下は、HPS フラッシュプログラマーのコマンドライン・シンタックスです。

quartus\_hps <options> <file.bin>

本資料の説明では、既存のハードウェア・デザイン ghrd\_10as066n2.periph.rbf.mkimage を QSPI フラッシュ に書き込みます。

Embedded Command Shell から次のコマンドを入力します。

\$ cd /home/Student/Temp/A10\_SoC\_DevKit\_GHRD\_QSPI/output\_files \$ quartus\_hps -c 1 -o PV --boot=18 -a 0x720000 ghrd\_10as066n2.periph.rbf.mkimage

rd_10as066	n2.periph.rbf.mkimage
Info: ****	***************************************
Info: Runn	ing Quartus Prime Programmer
Info:	Version 18.1.0 Build 625 09/12/2018 5J Standard Edition
Into:	Copyright (L) 2018 Intel Corporation, All rights reserved.
Info:	Your use of Intel Corporation's design tools, logic functions
Into:	and other software and tools, and its AMPP partner logic
Into:	functions, and any output files from any of the foregoing
Infor	conclusing device programming or simulation (ites), and any
Info:	to the terms and conditions of the Intel Dropson License
Info	Subscription Arregement, the Intel Ouscius Drine License Arregement
Info:	the Intel EDGA TO License Agreement, or other applicable license
Infor	apreement, including, without limitation, that your use is for
Info:	the sole purpose of programming logic devices manufactured by
Info:	Intel and sold by Intel or its authorized distributors. Please
Info:	refer to the applicable agreement for further details.
Info:	Processing started: Wed Feb 27 10:37:54 2019
Info: Comm	and: guartus_hps -c 1 -o PVboot=18 -a 0x720000 ghrd_10as066n2.peri
h.rbf.mkim	age to person to experiences
Current ha	rdware is: USB-BlasterII [1-2]
Success	fully change hardware frequency to 16Mhz
Found HPS	at device 2
Double	check JTAG chain
HP5 Device	IDCODE: 0x4BA00477
AHB Port i	s located at port 0
APB Port i	s located at port 1
Double	check device identification
Warning: D	evice is Arria 10 SoC
Setup non-	secure transaction
Warning: C	old Keset
Halt LPU b	y setting Watchpoint
Success	fully halted CPU 0 (Synchronous Watchpoint Event) [0x0508602B]
Boot Info:	1.8V QSP1 Flash
CLOCK Sele	CC: W
Start HPS	Quad SPI flash programming
Initiatize	VSPI peripheral and flash controller
ASSUMIN	g USPI controller system clock is somnz
QSPI LU Read Silic	nn TD of Durd SDT flach
Ound CD	L Lloch silicon TD is 9:19219039
Quad SP	h device matched
r LdS	anufacturer: MICRON
D	evice: OSPT 1824
F	xtended TD: 8x888888844
Assumin	a OSPI controller system clock is SAMbz
OSPI co	ntroller baudrate setting: 2 (0)
Enable Fou	r Byte Addressing
Sector Fra	se Quad SPI flash
Sector	Erase Info: Start Addr at 0x00720000 for 6 sector(s)
Sect	or Erase Quad SPI flash at 0x00720000
Sect	pr Erase Quad SPI flash at 0x00730000
Sect	or Erase Quad SPI flash at 0x00740000
Sect	pr Erase Quad SPI flash at 0x00750000
Sect	or Erase Quad SPI flash at 0x00760000
Sect	or Erase Quad SPI flash at 0x00770000
Program Ou	ad SPI flash
Verify Qua	d SPI flash
Info: Quar	tus Prime Programmer was successful. 8 errors, 8 warnings
Info:	Peak virtual memory: 219 megabytes
Info:	Processing ended: Wed Feb 27 10:40:51 2019
Info:	Elapsed time: 00:02:57
Info:	Total CPU time (on all processors): 00:00:05
	AND A THE REPORT OF A DECEMBER OF A

【図 6-2】 ハードウェア・デザインの書き込み成功例



【図 6-3】 2nd ステージ・ブートローダーの書き込み成功例



```
$ cd /home/Student/DS-5_Workspace/ALT-HWLib-HelloWorld-Unhosted-A10-GNU []
$ quartus_hps -c 1 -o PV --boot=18 -a 0x120000 hello.bin []
[Student@Cent0569 ALT-HWLib-HelloWorld-Unhosted-A10-GNU]$ quartus_hps -c 1 -o PV
--boot=18 -a 0x120000 hello.bin
Info:
Info: Running Quartus Prime Programmer
```



【図 6-4】 ベアメタル・アプリケーションの書き込み成功例



6-5. スタンドアローン実行の動作確認

ボードの電源を入れ直すか、COLD リセットボタン (S2) を押して HPS をリセットします。

ボードがブートし、PC のシリアル端末に 2nd ステージ・ブートローダーメッセージが表示されてから、"Hello from Arria 10 SoC!!!" がベアメタル・アプリケーションによって表示されます。



#### 【図 6-5】 QSPI フラッシュからのブート

#### 参考:

SoC EDS、DS-5、Preloader ジェネレーター、および HPS フラッシュプログラマー・ユーティリティーの詳細 については、以下のユーザーガイドを参照ください。

『Altera SoC エンベデッド・デザイン・スイート(EDS)ユーザーガイド ug-1137』

## 

### 7. <u>補足: RedHat Linux Enterprise 5 以降での USB-Blaster II のセットアップ</u>

RedHat Linux Enterprise 5 以降で インテル<sup>®</sup> FPGA ダウンロード・ケーブル (USB-Blaster II) をはじめて使用 する場合は、USB-Blaster II ドライバーのセットアップが必要になります。以下の手順に従って設定を行ってくださ い。

 Embedded Command Shell から 次のコマンドを実行し、/etc/udev/rules.d/51-usbblaster.rules ファイルを 作成して以下の行を記述します。

\$ sudo gedit /etc/udev/rules.d/51-usbblaster.rules

```
# USB-Blaster
BUS=="usb", SYSFS{idVendor}=="09fb", SYSFS{idProduct}=="6001", MODE="0666"
BUS=="usb", SYSFS{idVendor}=="09fb", SYSFS{idProduct}=="6002", MODE="0666"
BUS=="usb", SYSFS{idVendor}=="09fb", SYSFS{idProduct}=="6003", MODE="0666"
# USB-Blaster II
BUS=="usb", SYSFS{idVendor}=="09fb", SYSFS{idProduct}=="6010", MODE="0666"
BUS=="usb", SYSFS{idVendor}=="09fb", SYSFS{idProduct}=="6810", MODE="0666"
```

【図 7-1】51-usbblaster.rules ファイルに記述する内容

- (2) 記述が終わったら、51-usbblaster.rules ファイルをセーブして閉じます。
- (3) Quartus<sup>®</sup> Prime を起動し、Programmer を起動します。







(4) Programmer が起動したら、[Hardware Setup...] をクリックします。



【図 7-3】 [Hardware Setup...] をクリック

(5) Hardware Setup ウィンドウが開いたら、「Hardware Settings」 タブの Currently selected hardware: の並び のプルダウンから、USB-Blaster II を選択して、[Close] をクリックします。

<b>&gt;&gt;</b>		Hardw	are Setu	р		×
На	rdware Settings JTAG Settings					_
Se ha	Select a programming hardware setup to use when programming devices. This programming hardware setup applies only to the current programmer window.					
Cu	rrently selected hardware:	B-BlasterII [	1-2]		0	)
Av	ailable hardware items					
	Hardware	Server	Port		Add Hardware	
	USB-BlasterII	Local	1-2		Remove Hardware	
					Close	

【図 7-4】 プルダウンから USB-Blaster II を選択して [Close] をクリック

(6) Programmer ウィンドウに戻るので、USB-Blaster II が設定されていることを確認します。正しく設定されて いれば Programmer ウィンドウを閉じます。



(7) Virtual Box の USB 設定から USB-Blaster II の接続を有効にします。

🛃 CentOS6 [実行中] - Oracle VM VirtualBox					
ファイル 仮想マシン 表示	入力	デバイス ヘルプ			
🐝 アプリケーション 場所	シス	<ul> <li>光学ドライブ</li> </ul>	•		2月18日 (月) 1
		🕎 オーディオ	•		
		📳 ネットワーク	•		
		🖉 USB	•	G	USBの設定
コンピュータ		□ 共有フォルダー	•		Validity Sensors, Inc. [0164] USBの設定
		クリップボードの共有	•	1	Altera USB-BlasterII [0136]
		🛐 ドラッグ&ドロップ	•	<	SanDisk Extreme [0010]
Student のホーム				~	Chicony Electronics Co., Ltd Integrated Camera [0029] I-O DATA DEVICE, INC. WN-G150U [0101]
					Logitech USB Receiver [2401]

【図 7-6】 Virtual Box の USB 設定から USB-Blaster II の接続を有効にする



### 改版履歴

Revision	年月	概要
1	2019 年 3 月	初版
2	2019 年 9 月	『5-2-1. Embedded Command Shell の起動』の説明記述を訂正

#### 免責およびご利用上の注意

弊社より資料を入手されましたお客様におかれましては、下記の使用上の注意を一読いただいた上でご使用ください。

- 1. 本資料は非売品です。許可無く転売することや無断複製することを禁じます。
- 2. 本資料は予告なく変更することがあります。
- 本資料の作成には万全を期していますが、万一ご不明な点や誤り、記載漏れなどお気づきの点がありましたら、本資料を入手されました下記代理店までご一報いただければ幸いです。
   株式会社マクニカ アルティマ カンパニー <a href="https://www.alt.macnica.co.jp/">https://www.alt.macnica.co.jp/</a> 技術情報サイト アルティマ技術データベース <a href="https://www.alt.macnica.co.jp/">https://www.alt.macnica.co.jp/</a>
- 4. 本資料で取り扱っている回路、技術、プログラムに関して運用した結果の影響については、責任を負いかねますのであらかじめご了承ください。
- 5. 本資料は製品を利用する際の補助的な資料です。製品をご使用になる際は、各メーカ発行の英語版の資料もあわせてご利用ください。