FAQ
- MAX® 10 FPGA の ADC 向けのアナログ専用入力ピン( ANAIN1/ ANAIN2 ) は、Hot-Socket に対応していますか?
- Quartus® Prime Pro Edition ver.21.1 で IP を IP Catalog で Generate するとエラーになります。
- Intel® FPGA 16550 Compatible UART Core の自動フロー制御を行うためのレジスター設定を教えてください。
- 「Nios II SBT によるソフトウェア開発 セクション2」の資料を参考にスタック・オーバーライド・コマンドを設定してビルドすると、nios2-elf-g++: error: =: No such file or directory というエラーになります。
- ALTPLL IP の Zero Delay Buffer モードで生成したシングルエンドの出力クロック信号を、デバイスの PLL 出力専用ピン PLL_L_CLKOUTn (末尾 n )にアサインするとコンパイル・エラーとなり、PLL_L_CLKOUTp (末尾 p )にアサインするとエラーは解消されました。なぜですか?
- Intel Community Forum に日本語で投稿しましたが正しく認識してもらえません。何に気をつけたら良いでしょうか?