共通・その他
- インテル® FPGA の開発フロー/トップページ
- IFTD2020 マクニカのデモを大公開
- ⭐好評!デザイン & デバッグ ガイドラインシリーズ一覧
- マクニカ WEB の検索窓はどこ?
- インテル® FPGA の技術情報(ナレッジベース)サイト
- インテル® FPGA 開発キットに搭載されている Wurth 製品の紹介
SoC
- インテル® SoC FPGA 向けデバッガー(Arm® DS / DS-5)の使い方
- インテル® Stratix® 10 FPGA/Intel Agilex® 7 FPGA のブート方式と設定
- インテル® SoC FPGA ハードウェア・リファレンス・デザイン(GHRD)の入手&生成方法
- インテル® SoC FPGA まとめページ
- SoC EDS と異なるバージョンのインテル® Quartus® Prime 開発ソフトウェアを使用するための環境設定
- SoC FPGA ベアメタル All-in-One アプリケーション・サンプル
Nios II / Nios V
- Nios® V デバッグ手法:RiscFree* IDE を使用した デバッグアタッチ
- Nios® V Boot の構成と各 Boot Option の設定について
- Nios® V Boot Option ~ Generic Serial Flash Interface ~
- Nios® V Boot Option ~ SDM Boot ~
- Quartus® Prime Pro ver.19.2 と Standard ver.19.1 以降における Nios® II SBT for Eclipse 環境構築⽅法(WSL と Eclipse のインストール)
- Nios® II Boot の構成 と 各 Boot Option における設定について
プラットフォーム・デザイナー(旧Qsys)
- Platform Designer における Arbitration の設定方法と優先順位
- プラットフォーム・デザイナー(旧 Qsys)の未定義領域へのアクセスを防ぐ方法
- Component Editor の使い方 ~ Avalon®-MM / ST 編 ~
- Verilog テストベンチでプラットフォーム・デザイナー(旧 Qsys)をシミュレーション 【テンプレート付属】
- System Console におけるダッシュボードの 作成手順とサンプル紹介
- プラットフォーム・デザイナー・プロ でインターフェイスだけのコンポーネントを作成する方法
デバイス
- Mailbox Client Intel® FPGA IP の概要と使い方
- インテル® Agilex™ FPGA デザイン・ガイドライン 補足資料
- インテル® Stratix® 10 デバイスのデザイン・ガイドライン補足資料
- インテル® MAX® 10 の ADC を使用したシミュレーション
- フィージビリティー・スタディー デザイン&デバッグガイドライン
- ROM のデータを全イレースする方法
コンフィグレーション/プログラミング
ツール
- Power Analyzer Tool を使用したインテル® FPGA 消費電力見積もり
- 「ライセンス管理あんしんチケット」 のご紹介
- Quartus® Prime - サポート OS 対応表
- 3rd Party のプログラミング・ライターを使って 汎用 QSPI Flash をプログラミングするためのファイルフォーマット Stratix® 10 / Intel Agilex® 7 FPGA 用
- インテル® Quartus® Prime Lite Edition v22.1 インストール手順(「電気・電子系高度技術者育成プログラム」受講者様向け)
- インテル® Quartus® Prime Lite v21.1 インストール手順(ECE 参加者向け)
タイミング
- タイミングエラーの一般的な対処フロー
- タイミング解析を行う場合にまず見るべきポイント
- Name Finder の使い方
- SDR Source Synchronous の SDC 例 ~ Output ~
- SDR Source Synchronous の SDC 例 ~ Input ~
- Cyclone🄬 10 LP:スピードグレード違いのデバイスのタイミング解析
外部メモリ・インタフェース (EMIF)
- Intel Agilex® 7 FPGA & SoC EMIF IP コアの複数実装について
- インテル🄬 Arria🄬 10 FPGA の EMIF デザイン & デバッグ・ガイドライン
- Nios® V と DDR4 メモリーの接続事例
- Intel Agilex® 7 FPGA の DDR4 ランダム・アドレス・アクセス効率測定事例
- Intel Agilex® 7 FPGA & SoC FPGA-to-HPS Bridge からDDR4 へのアクセス事例 (SDRAM direct モード)
- テストパターンをユーザー設定可能な Traffic Generator 2.0 について