この資料は、Altera® FPGA ユーザー向けに提供されている ModelSim® - Altera® FPGA Edition をはじめてご利用になるユーザー向けに、やさしく解説しています。
FPGA / CPLD の開発フローについては、こちら を参照してください。
説明
この資料は、FPGA / CPLD 開発の『4. 論理シミュレーション』フェーズで参考になります。
ModelSim® - Altera® FPGA Edition を使用して、論理回路の動作をシミュレーションで確認する方法を紹介しています。
論理合成前の論理シミュレーション（RTL シミュレーション）を行うには、ModelSim® - Altera® FPGA Edition などのハードウェア記述言語（HDL）用のシミュレーターを使用します。
資料
ModelSim-Altera RTL シミュレーションの方法
ツール・バージョン：Ver.15.1（ModelSim-Altera 10.4b）用ドキュメント
おすすめ記事/資料はこちら