株式会社マクニカ　アルティマ カンパニー

ピックアップ記事

• インテル® FPGA の開発フロー／トップページ
• IFTD2020 マクニカのデモを大公開
• ⭐好評！デザイン & デバッグ ガイドラインシリーズ一覧
• マクニカ WEB の検索窓はどこ？
• インテル® FPGA の技術情報（ナレッジベース）サイト
• インテル® SoC FPGA 向けデバッガー（Arm® DS / DS-5）の使い方
• インテル® Stratix® 10 FPGA／Intel Agilex® 7 FPGA のブート方式と設定
• インテル® SoC FPGA ハードウェア・リファレンス・デザイン（GHRD）の入手＆生成方法
• インテル® SoC FPGA まとめページ
• SoC EDS と異なるバージョンのインテル® Quartus® Prime 開発ソフトウェアを使用するための環境設定
• SoC FPGA ベアメタル All-in-One アプリケーション・サンプル
• Quartus® Prime Pro ver.19.2 と Standard ver.19.1 以降における Nios® II SBT for Eclipse 環境構築⽅法（WSL と Eclipse のインストール）
• Nios® II Boot の構成 と 各 Boot Option における設定について
• Nios® II の Run 実行時にエラーになる原因　"Downloading ELF process failed"
• Nios® II まとめページ
• Platform Designer における Arbitration の設定方法と優先順位
• プラットフォーム・デザイナー(旧 Qsys)の未定義領域へのアクセスを防ぐ方法
• Mailbox Client Intel® FPGA IP の概要と使い方
• 「ライセンス管理あんしんチケット」 のご紹介
• Quartus® Prime - サポート OS 対応表
• 3rd Party のプログラミング・ライターを使って 汎用 QSPI Flash をプログラミングするためのファイルフォーマット Stratix® 10 / Intel Agilex® 7 FPGA 用
• タイミングエラーの一般的な対処フロー
• タイミング解析を行う場合にまず見るべきポイント
• Intel Agilex® 7 FPGA & SoC EMIF IP コアの複数実装について
• インテル🄬 Arria🄬 10 FPGA の EMIF デザイン & デバッグ・ガイドライン
• JESD204B 接続事例：ADI AD9083 と インテル® Stratix® 10 FPGA の接続
• クラウド連携に最適！Azure Certified Device を使用したエッジクラウド間転送とその応用
• [貸出可] 今すぐ評価に使える産業用 PC / CPU モジュール
• OpenVINO™ ツールキット Open Model Zoo のパブリックモデルの 量子化 (INT8) を試してみた
• 商用CPU・FPGAボードとAIソフトウェア・開発環境をポートフォリオでご紹介[リニューアル]
• OpenVINO™ に付属しているデモまとめ (2020.3 ベース)
• OpenVINO™ ツールキットをビデオでご紹介(リニューアル)
• 補足：技術サポートの依頼、リクエスト発行の際にご留意いただきたいこと
• 補足： 技術サポートに伴うファイルの受け渡しについて（添付ファイルの上限サイズ）
• ⭐インテル FPGA セミナーを動画で大公開！
• 補足：本サイトの記事で使用する記号・アイコンについて
• ご利用条件
• インテル FPGA 関連 FAQ ページのご案内
• マクニカ アルティマ カンパニー のサポート窓口のご案内