赤面ブログ

マクニカアルティマカンパニーの新人エンジニアが研修中に感じた疑問・発生したトラブルを解決するまでのフローを紹介します。

• 新人エンジニアの赤面ブログ　トップページ
• Stratix® 10 FPGA 新機能～Hyper-XX の謎(Hyper-retiming とは？)～
• MAX V の POR 回路
• Stratix 10 新機能～Hyper-XX の謎(Hyper-register とは？)～
• IBIS・FPGA・インテル® Quartus® Prime の三重奏～仕様はあなた次第～
• メモリ IP ～プリセットの保存と呼び出し～
• 受動部品・能動部品とは！それぞれの違いについて！
• 抵抗の種類とは！それぞれの特徴や用途について！
• 自動でデザイン構築！？～PCI Express～
• Real time clock はなぜ 32.768 kHz なのか?
• [Nios II] オンチップ・メモリからの起動 ～時短編～
• 実は同一人物！？配列とポインタ
• VCO と VCXO
• ビットで表す数字の世界～符号編～
• 続！コイルの魔法 ～昇圧～
• ASCII コード表
• バッファーについて
• PLL の分周 / 逓倍（ていばい）
• malloc ～ 未知への挑戦 ～
• Quartus Prime を立ち上げずにコンフィグレーション！？
• External Memory Interface ～ External memory interface HDR ～
• Quartus Prime における warning message の管理
• メモリ IP ～生成とパラメータ入力～
• 未使用ピン狂騒曲 ～続・番外編～
• マス男の FPGA 基板製作5 『マルチメータで FPGA ボードを測定するときの注意点』
• コンフィグレーション時間短縮～番外編～
• 同期式回路と非同期式回路の違い～理論編～
• 同期式回路と非同期式回路の違い～番外編～
• 初期値問題 ver.C言語
• Verilog HDL