赤面ブログ

マクニカアルティマカンパニーの新人エンジニアが研修中に感じた疑問・発生したトラブルを解決するまでのフローを紹介します。

• メモリ IP ～FPGA の選定～
• External Memory Interface ～ メモリとは ？ ～
• External Memory Interface ~ ALTMEMPHY? UniPHY? ~
• External Memory Interface ~ リード ？ ライト ？ ~
• メモリ IP ～正確で効率的なデータ転送～
• PLL のループ帯域幅とスペクトラム拡散のビミョーな関係
• 未使用ピン狂想曲～前編～
• ラインバッファの恩恵に感謝 ～くらみぃのC言語奮闘記～
• アーカイブ・ファイルで簡単に環境再現
• Altera® FPGA のコンフィグレーション・シーケンス
• なぜ Jitter に注意しなくてはならないのか？
• External Memory Interface ~ PHYって ？ ~
• VHDL と Verilog HDL の違い～ bit 幅の異なる信号～
• 迷子なピンを救い出せ！ FPGA ピン配置 後編
• Quartus® Prime と基板シミュレーションの関係 ～IBIS ファイルの導き①～
• Quartus® Prime と基板シミュレーションの関係 ～IBIS ファイルの導き②～
• テストベンチアレルギー解消
• 知っていると便利！プログラミング・オプション！
• I/O Standard にまつわる小話～ツールはデバイスに従順～
• LVDS の振幅に注意
• 同期式回路、非同期式回路の違い ～比較編～
• 逐次処理と並列処理
• 同期式回路と非同期式回路の違い～結論編～
• EPCS と EPCQ ～使用時の注意点～
• 論理合成と配置配線
• SDR と DDR ～ FPGA による DDR データの処理～
• クロック信号の精度表記について
• FPGA の I/O 機能 ～ 電圧変換 って？ ～
• 分周で周波数 Get !
• マス男の FPGA 基板製作2 『ダンピング抵抗とオ-バ-シュ-ト』