新人エンジニアの赤面ブログについて
このブログではマクニカアルティマカンパニーの新人エンジニアが研修中に感じた疑問・発生したトラブルを解決するまでのフローを紹介します。
個性あふれる新人たちが奮闘から会得した実用的なノウハウを業務にご活用ください。
役立つ情報 盛りだくさん！
・アナログ関連記事
- コイルの魔法～昇圧～
- 続！コイルの魔法～昇圧～
- オシロスコープの引き金 ～トリガを掛ける？～
- 抵抗の種類とは！それぞれの特徴や用途について！
- 受動部品・能動部品とは！それぞれの違いについて！
- 人生初の回路設計までの道のり(1) ～DC/DCコンバーターの種類～
・プログラム関連記事
- 論理回路の種類～順序？組み合わせ？～
- ビットで表す数字の世界～符号編～
- ビットで表す数字の世界～浮動小数点編～
- NULL、いったい何者？ ～文字列の最後を示す～
- 初期値問題 ver.C言語
- 実は同一人物！？配列とポインタ
- ラインバッファの恩恵に感謝 ～くらみぃのC言語奮闘記～
- ASCII コード表
- ASCII コードの実態 【その 1 】～ 1 なのに 49 ? 入出力形式 ～
- ASCII コードの実態 【その 2 】～ ASCII コードと文字の対応 ～
- ASCII コードの実態 【その 3 】～ num から ‘ 0 ’ を引く？ ～
- malloc～未知への挑戦～
- 人には読めない？バイナリーファイルの謎
・プロセッサー関連記事
- CPU はできるヤツ
- マイコンの番犬？ ウォッチドッグ・タイマー
- 逐次処理と並列処理
- [ Nios II ] オンチップメモリーからの起動～時短編～
- [ Nios II ] オンチップメモリーからの起動～Qsys変更編～
- 分周で周波数 Get !
- SoC でも大活躍！？MMU の役目とは？？
- SoC でも大活躍！？MMU の役目とは？？～ Part 2 ～
- UART って何だ？～シリアル通信とパラレル通信の違い～
・External Memory Interface関連記事
- External Memory Interface ～メモリーとは? ～
- External Memory Interface ～リード?ライト? ～
- External Memory Interface ～PHYって? ～
- External Memory Interface ～ALTMEMPHY?UniPHY? ～
- External Memory Interface ～External memory interface HDR ～
- SDR と DDR ～ FPGA による DDR データの処理～
- メモリー IP ～正確で効率的なデータ転送～
- メモリー IP ～FPGA の選定～
- メモリー IP ～生成とパラメーター入力～
- メモリー IP ～プリセットの保存と呼び出し～
・クロック製品関連記事
- 水晶振動子のマッチングについて
- クロックジェネレーターの周波数精度について
- リンギングについて
- クロック信号の精度表記について
- VCO と VCXO
- LVDSの振幅に注意
- PLL のループ帯域幅とスペクトラム拡散のビミョーな関係
- PLL の応用(スペクトラム拡散で EMI を減らそう！)
- PLL の分周 / 逓倍(ていばい)
- バッファーについて
- Real Time Clock はなぜ 32.768 kHz なのか?
- なぜ Jitter に注意しなくてはならないのか？？
- Jitter について
- クロックはシステムの心臓です！
・ツール関連記事
- 自動でデザイン構築！？～PCI Express～
- テストベンチアレルギー解消
- Quartus Prime における warning message の管理
- Quartus Prime を立ち上げずにコンフィグレーション！？
- Quartus Prime でのピン配置 ～テキストベースが好きな人へ～
- Pin Assignment ～この信号はどのピンに？～
- FPGA の内部に潜む！ DSPとのビミョーな関係
- RTL Viewer と Technology Map Viewer の使用用途を比べてみましょう
- PLL IP 使用上の諸注意 ～便利がゆえの落とし穴～
- IBIS・FPGA・Quartus II の三重奏～仕様はあなた次第～
- メガファンクション～思い出は巻き戻し、トラブルは早送り～
- メガファンクション2～エラーとの出会いはいつも突然に～
- シェフの気まぐれテストベンチ～時間短縮のマル秘レシピ～
- I/O Standard にまつわる小話～ツールはデバイスに従順～
- 迷子なピンを救い出せ！ FPGA ピン配置 前編
- 迷子なピンを救い出せ！ FPGA ピン配置 後編
- 未使用ピン狂想曲 ～前編～
- 未使用ピン狂想曲 ～後編～
- 未使用ピン狂想曲 ～番外編～
- 未使用ピン狂想曲 ～続・番外編～
- 論理合成と配置配線
- 知っていると便利！プログラミング・オプション！
- アーカイブ・ファイルで簡単に環境再現
- Stratix 10 新機能～Hyper-XX の謎 (Hyper-registor とは？)～
- Stratix 10 新機能～Hyper-XX の謎 (Hyper-retiming とは？)～
・コンフィグレーション関連記事
- コンフィグレーション・モードとは
- コンフィグレーション ROM の選定
- コンフィグレーション時間
- Power On Reset
- FPGAのイニシャライズ時間
- FPGAのPOR とイニシャライズの違い
- MAX V の POR 回路
- FPGAのコンフィグレーション・シーケンス
- プログラミング？コンフィグレーション？
- データ圧縮でコンフィグレーション時間短縮！
- FPPモードでコンフィグレーション時間短縮！
- コンフィグレーション時間短縮～番外編～
- コンフィグレーション時間短縮～番外編2～
- EPCS と EPCQ～使用時の注意点～
・基板設計関連記事
- レギュレーターとFPGAのビミョーな関係
- ショート？オープン？
- マス男の FPGA 基板製作1 『絶対最大定格の電圧について』
- マス男の FPGA 基板製作2 『ダンピング抵抗とオ-バ-シュ-ト』
- マス男の FPGA 基板製作3 『JTAG コンフィグレーション失敗…』
- マス男の FPGA 基板製作4 『電源・GND 配線は基板の大動脈である』
- マス男の FPGA 基板製作5 『マルチメーターで FPGA ボードを測定するときの注意点』
- マス男の FPGA 基板製作6 『カーブトレーサーでFPGA電流電圧特性を測定』
- DCDCコンバーターを自作してみた！(1) 『評価基板ができる過程を解説！』
- DCDCコンバーターを自作してみた！(2) 『部品選定から手組までを紹介！』
- DCDCコンバーターを自作してみた！(3) 『レイアウト設計での注意点を紹介！』
- DCDCコンバーターを自作してみた！(4) 『PCB 基板の導通チェックでまさか！』
- DCDCコンバーターを自作してみた！(5) 『位相調整に挑戦！』
- DCDCコンバーターを自作してみた！(6) 『シミュレーション結果と実機で誤差が！？』
- ユニバーサル基板でDC/DCコンバーターを作ってみた (1)
- ユニバーサル基板でDC/DCコンバーターを作ってみた (2)
- ユニバーサル基板でDC/DCコンバーターを作ってみた (3)
- ユニバーサル基板でDC/DCコンバーターを作ってみた (4)
- 自作プリント基板で電源作成！(1)
- 自作プリント基板で電源作成！(2)
- 人生初の回路設計までの道のり(2) ～DC/DCコンバーターの選定～
- 人生初の回路設計までの道のり(3) ～DC/DCコンバーターの基板設計～
- 人生初の回路設計までの道のり(4) ～DC/DCコンバーターの実装～
- 人生初の回路設計までの道のり(5) ～DC/DCコンバーターの評価～
- 人生初の回路設計までの道のり(6) ～最終話：おまけ編～
- 電源から作るライントレースカー（DC/DCコンバーター仕様検討編）
- 電源から作るライントレースカー（DC/DCコンバーター実装準備編）
- 電源から作るライントレースカー（ライントレースカーの回路実装編）
- Quartus と基板シミュレーションの関係 ～IBIS ファイルの導き①～
- Quartus と基板シミュレーションの関係 ～IBIS ファイルの導き②～
・デバイス関連記事
- FPGA とは？超初級編
- FPGA って何？
- インテル社：Stratix 10 FPGA & SoC 発表 ～ FPGAって何？～
- FPGA 内蔵メモリー・ブロックで ROM RAM FIFO を実現?!
- これでもう迷わない！ロジック数の概算法
- 上書き禁止!? Flash メモリーの書き込み
- FIFO ってなんだろう？
- SER について
- マス男の FPGA 実践1 『 PLL を精度良く動作させるために (1) 』
- マス男の FPGA 実践2 『 PLL を精度良く動作させるために (2) 』
- FPGA の I/O機能 ～ Programmable Current strength ～ 前編 ～
- FPGA の I/O機能 ～ Programmable Current strength ～ 後編 ～
- FPGA の I/O 機能 ～Open Drain ? Open Collector ? Tri-State ? ～
- FPGA の I/O 機能 ～電圧変換って ? ～
- FPGA の I/O 機能 ～Open Drainで電圧変換 !! ～
- どふぃの失敗集 ～part1～
・HDL 設計関連記事
- デザインを簡単記述 ! ～ Design Template ～
- IP を使ってみよう～ IP の中身を見たい～
- Verilog と VHDL の違い ～変換で苦戦したこと～
- はじめての Verilog HDL ～ Error の原因を探れ！～
- 同期式回路と非同期式回路の違い～比較編～
- 同期式回路と非同期式回路の違い～理論編～
- 同期式回路と非同期式回路の違い～結論編～
- 同期式回路と非同期式回路の違い～番外編～
- Verilog HDL if 文の書き方
- case 文にはすべての条件を記入
- Verilog HDL
- 分周回路
- VHDL と verilog HDL の違い～ bit 幅の異なる信号～
- 初期値問題
- Verilog 文法 ブロッキングとノンブロッキングの論理合成の違い
- テストベンチアレルギー解消
・電源/消費電力関連記事
- EPE で電源選定！
- 複数ある FPGA の電源～それぞれの役割は？
- 複数ある FPGA の電源～電源共有の注意点
- 要注意！電源立ち上げに関する制約
- 選べる！消費電力の見積り方法～PowerPlay Power Analyzer 編～
- DC-DCコンバーター ～電圧変換の秘密～
- 電力の源、「電源」とは !?
- どっちが優秀？～リニアとスイッチング～
・タイミング解析関連記事
- タイミング解析シリーズ1 『タイミング解析の概念』
- タイミング解析シリーズ2 『SDCファイルってなに？』
- タイミング解析シリーズ3 『SDC 記述のコマンドを理解！』
- タイミング解析シリーズ4 『タイミング解析結果はスラック値で表現！』
- タイミング解析シリーズ5 『パフォーマンスを最適化する1』
- タイミング解析シリーズ6 『パフォーマンスを最適化する2』
- タイミング解析フロー ～制約をかけるまで～
- タイミング解析 ～ FPGA の入力遅延の定義～
- クロック制約に 30 [ MHz ]を与える方法（そんな簡単な...と思いませんか？）
・トランシーバー関連記事
- トランシーバー ～PCI Express gen3 x8 とは？～
・通信関連記事
- 通信って？ 不思議の国のアクノリッジ ～前編～
- 通信って？ 不思議の国のアクノリッジ ～後編～
・番外編
- 機械学習（マシーンラーニング）で Quartus® Prime の設定を最適化？？
免責、及び、ご利用上の注意
本ページは予告なく変更することがあります。
本ページで取り扱っている回路、技術、プログラムに関して運用した結果の影響については責任を負いかねますので予めご了承ください。
本ページは製品を利用する際の補助的な資料です。製品をご使用になる場合は、英語版の資料もあわせてご利用ください。
本ページにおいて記載されている情報は最新とは限りませんので予めご了承ください。