説明
Altera FPGA では、設計ソフトウェア（Quartus® Prime 開発ソフトウェア）上でのコンパイル（論理合成、配置、配線）工程を経て、FPGA 内の物理リソースを設定・接続するデータを作成し、そのコンパイルデータを FPGA 内にダウンロードすることで所要の機能をハードウェアとして実現します。
一般的に、FPGA は SRAM ベースのテクノロジーで製造されており、電源を落とすと内部データが保持されなくなるため、外付け不揮発性メモリーにコンパイルデータを格納し、電源投入時に FPGA 内にコンパイルデータをダウンロードする必要があります。この仕組みを 「コンフィグレーション」 と呼んでおり、Altera FPGA ではいくつかのコンフィグレーション方法が用意されています。
コンフィグレーション回路は後述するように比較的単純な構成であり 「枯れた機能」 と考えられているにも関わらず、今日でもコンフィグレーションに関するサポートのリクエストは常に全体の約 20% を占め、また、一定の割合で 「コンフィグレーションが失敗する」 等のトラブルが発生しています。これは、以下のような要因が考えられています。
・ FPGA 世代毎に回路構成や設定方法が微妙に異なること
・コンフィグレーションの方式や、暗号化、リモート・アップデート等の機能が追加され、ユーザーマニュアルの分量が多くなってきていること
・ FPGA の容量増加に伴うコンフィグレーション時間の短縮のためのクロックスピードが高速化していること
コンフィグレーションは最も初期段階で実行され、また失敗すると FPGA が機能しないため、コンフィグレーションのトラブルはその後のお客様の開発工程に大きなインパクトを与えてしまいます。
本資料では、Quad SPI (QSPI) Flash を使用した最もシンプルなアクティブ・シリアル・コンフィグレーションにおいて、基板設計上で注意すべき点、よくある不具合事例、およびその対処方法についてまとめています。
対象デバイスは、Stratix® V、Arria® V、Cyclone® V です。
（これ以前のファミリーや Arria® 10 , Stratix® 10 では、若干の相違点がありますので、必ずそれぞれのデバイスのユーザーマニュアルを参照してください。）
＜内容＞
はじめに
コンフィグレーションとは
デザイン・ガイドライン
デバッグ・ガイドライン
まとめ
Appendix
資料
アクティブ・シリアル・コンフィグレーション デザイン＆デバッグ・ガイドライン（Rev.4）