Agilex™ 7 FPGA & SoC EMIF IP コアの複数実装について

説明

Agilex™ 7 FPGA & SoC に複数の EMIF IP コアの実装を検討する際、Example Design を使用すると容易にデザインを生成できます。

本資料では、EMIF IP コアを実装する際の説明と、Example Design 生成手順、それを使用した実装事例について説明しています。

内容

1. EMIF IP コア実装について
2. EMIF IP コアを複数実装する場合
3. Example Design 作成手順
4. 実装例(1) DDR4 x64 を 4 個実装
5. 実装例(2) DDR4 x32 を 8 個実装
6. 実装例(3) DDR4 x64 x32 混在
7. まとめ