説明
外部メモリー・インタフェース（External Memory Interface／EMIF）の高速化に伴い、データ・バリッド・ウインドウ（データの有効なウィンドウ）の縮小や信号品質の悪化が課題として挙げられています。
特にボード設計者は受信端での信号品質に注意を払って設計する必要があります。
本資料は信号品質に注意しながらボードのレイアウト設計やFPGAの設定を確認する手順を案内し、設計の失敗・逆戻りのリスクを低減することを目的として作成されたものです。
対象デバイス：インテル® Arria® 10 FPGA
対象メモリー・トポロジ：DDR4、DDR3
＜内容＞
■はじめに
・レイアウトフロー
・ピン&リソース確認
・レイアウトの確認
・基板パラメータの抽出
・IBISで基板SIM
・基板SIM結果の確認
・基板SIM結果をIPに反映
・コンパイル結果を考察
・最終判断
・実波形確認(オプション)
■Appendix
・Example Design の作成方法
・パラメータの確認方法
・回路図の確認項目
・基板SIM結果の確認項目
資料
外部メモリー・インターフェース (EMIF) レイアウト ガイドライン（Rev.2.1）／Arria® 10 版
おすすめ記事/資料はこちら
Altera® FPGA の開発フロー／FPGA トップページ
インテル® FPGA に外部メモリ・コントローラを実装！
インテル® FPGA で DDR3 メモリ動作！（実践編）
インテル® FPGA で DDR4 メモリ動作！（実践編）