メインコンテンツへスキップ

知って差がつく！FPGA ここだけの話　～検証編～　　【第 2 回】 既に製品化したデザインにはお勧めしない検証手法

知って差がつく！FPGA ここだけの話　～検証編～　　【第 2 回】 既に製品化したデザインにはお勧めしない検証手法

  • 更新

このコラムでは「意外と知られていないけど、知っていると差がつく FPGA の技術情報」をご紹介します。
FPGA初心者の方からベテランの方まで、幅広くご活用いただける内容ですので、ぜひ最後までお付き合いください。

 

【第 2 回】 既に製品化したデザインにはお勧めしない検証手法

某企業では、社内の各部署で作られた多くの設計データを社内IPとして共有することにしました。
ところが、既に量産で使われている実績のある幾つかのIPで、バグが見つかりました。

論理シミュレーションで機能を検証し、更に実機でもシステムレベルで検証して量産品でも問題はありませんでしたが、用途の異なるアプリケーションで同じIPを使うと、IP設計者が想定していない使い方により不具合が発生しました。

 

ABV （アサーション・ベース検証）

そこで、対策として導入したのが、ABV（アサーション・ベース検証）です。

ABVを使ってランダムに発生したテストベンチを使えば「想定外の動き」を検証できるので、
設計者が気づかないバグを発見できる可能性が高まります。
既に量産で実績のある他のIPでもABVを実行したら、やはりバグが複数個所も見つかりました。

最近のデザインは階層が深くなっているので、たとえ実機で検証しても、回路前段部分のバグはなかなか発見できません
（誤信号が出力ピンになかなか辿り着かないため）。
ABVと論理シミュレーションを組み合わせることで設計品質を上げることができます。

  • ABVは回路の前段部分にあるバグの発見に有効
  • 論理シミュレーションは回路の後段部分にあるバグの発見に有効

ABVの詳細はコチラ

 

知って差がつく！FPGA ここだけの話シリーズ

消費電力編

検証編

関連記事