説明
Altera の Agilex™ FPGA は 従来の FPGA に比べ、プロセスやアーキテクチャーの最適化を図ることで、消費電力を抑えつつパフォーマンスを最大限に発揮することができる最先端の FPGA です。
本資料は、他社 FPGA 用に設計したデザインを Agilex™ FPGA に置き換える手順と注意点を、実際の置き換えフローに沿ってまとめた資料です。本資料に従って置き換え作業をおこなうことによって、Altera® FPGA へのスムーズなデザインの移行が可能となります。
本資料では、新規に Quartus® Prime プロジェクトを作成し、RTL の変換、固有機能のブラックボックス化および制約ファイルの変換をステップ・バイ・ステップでおこなうことによって、Quartus® Prime 上でコンパイル可能なデザインを作成します。
＜内容＞
1. デザインフローについて
2. プロジェクトの置き換え
3. マクロ・ IP の置き換え
4. XDC の置き換え
5. コンパイルレポートの確認
6. IP の Whitebox 化
Appendix
おすすめ記事/資料はこちら
Altera® FPGA の開発フロー／FPGA トップページ
Agilex™ FPGA デザイン・ガイドライン 補足資料
資料ダウンロード
X2I マイグレーションガイドライン（Rev.2）