第11回は「FPGA電源設計の際のパターンに起因する動作不良事例と解決方法」についてご紹介します。
ご存知のように電源設計の際には、多様な不具合が発生する可能性があります。
今回はパターンに起因する場合に絞ってご紹介いたします。特にスイッチング周波数が1MHz以上の製品で発生しやすい内容となっています。以下、ご紹介する不具合動作事例と、その解決方法を ご参考にしていただき、今後のFPGA電源設計にお役立ていただければと思います。
事例1：入力コンデンサーに電解コンデンサーを使用
事例2：出力コンデンサーに電解コンデンサーを使用
事例3：セラミックコンデンサーの温度特性や DC バイアス特性
事例4：出力コンデンサー COUT の裏面配置
事例5：VFB（フィードバック） ノードの引き伸ばし
事例6：アナログ電源のデカップリング容量の位置
事例7：入力フィルターの定数間違い
事例1：入力コンデンサーに電解コンデンサーを使用
症状：発熱が酷い。
原因：入力コンデンサーはスイッチング電流を供給するため高 di/dt の矩形波状の電流が流れる。大電流出力の場合、電解コンデンサーの RMS リップル電流の許容値を超過して、異常発熱したり信頼性に影響を及ぼす。
対策：セラミックコンデンサーのような ESR が低いコンデンサーを入力コンデンサーとしてデバイスの直近に配置。
注意：ESR が高いコンデンサーはリップルが大きくなる。ESR が低いコンデンサーを使用する。
事例2：出力コンデンサーに電解コンデンサーを使用
症状：出力電圧のリップルが大きく、発熱が酷い。
原因：電解コンデンサーは ESR が高いので、出力リップル電圧が大きくなる。大きなリップルノイズが負荷に接続した回路の誤動作を引き起こす。
対策：セラミックコンデンサーのような ESR が低いコンデンサーを出力コンデンサーとしてデバイスの直近に配置。
注意：ESR が高いコンデンサーはリップルが大きくなる。ESR が低いコンデンサーを使用する。
事例3：セラミックコンデンサーの温度特性や DC バイアス特性
症状：温度が高くなると出力電圧が低下する。または安定しない。
原因：使用条件での実容量値を考慮していない場合、十分なフィルター効果が得られないために電源回路の異常動作を引き起こす。
対策：温度による容量低下分を考慮したり、温度特性の良いコンデンサーを使用する。
注意：温度特性による容量の増減を十分考慮してコンデンサーを選定する。
事例4：出力コンデンサ ーCOUT の裏面配置
症状：出力電圧が安定しない。発熱が酷い。
原因：COUT が VIA を介して BOTTOM 層に配置している。
対策：パワーMOSFET、入力、出力コンデンサーなど高スイッチング電流ループは TOP層の同一レイヤーで最短で接続。
注意：高スイッチング電流ループが発生する箇所は、同一レイヤーでの接続パターンを厳守。
事例5：VFB （フィードバックピン）ノードの引き伸ばし
症状：出力電圧にスイッチング周波数以外のノイズが乗る。
原因：分圧後の VFB 端子へのラインが長く、信号線が隣接しており影響を受けていた。
対策：VFB 端子への配線パターンを短くする。また信号線も遠ざける。
注意：VFB ノードなどの高インピーダンスノードは配線パターンを短くする。
事例6：アナログ電源のデカップリング容量の位置
症状：動作が安定しない。発熱する。
原因：アナログ電源入力端子のデバイス直近は電源供給源の VIA で、その外側に容量がありデカップリングが機能していない。
対策：アナログ電源入力のデカップリングはデバイス直近でおこなうようにデバイス、容量、電源供給源の VIA を配置。
注意：デカップリング、フィルターが機能するように順序に注意して部品を配置する。
事例7：入力フィルターの定数間違い
症状：デバイスが動作しない。
原因：デバイスによっては推奨回路に抵抗 1.0～20Ω と容量 1.0uF の RC フィルターが VIN 入力に接続される。抵抗値を誤ってしまい 1kΩ を接続すると VIN ピンのバイアス電流によって電圧ドロップが生じる。入力電圧を減電したことで VIN の UVLO を検出して動作が停止する。
対策：抵抗値を推奨のものに変更。
注意：回路で使用されている部品の定数を確認。
以上のような事例を知っていることで、今後の設計をストレス無く進めていただくことができるかと思います。
さて、次回はいよいよ最終回です。1月から11回に渡ってご紹介させていただいたFPGAの 第12回「FPGA 電源設計プロセスのまとめ」をご紹介いたします。
インテル評価ボードに使用されているμModule🄬 の概要はコチラ>>