Arria® V FPGA でトランシーバー Tx / Rx はいくつまで使用できる ?
実際に使用できるポート数は、ユーザ ・ デザイン (仕様) 、配置等に依存します。
- デバイスのトランシーバー構成、クロック構成
- トランシーバーを使う上での必要モジュールの接続制限
デバイス上に用意された、上記含めた各ブロック制限を、机上判断された上、事前に、簡易デザインでの仮インプリで、配置可否の実施お願いします。
本記事では、構成実現に際し、ケアすべき注意点の幾つかをまとめて紹介します。
- https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/arria-v/av_5v3.pdf#page=73
- https://www.intel.com/content/dam/www/programmable/us/en/pdfs/literature/hb/arria-v/av_5v3.pdf#page=80
※ fPLL (Fractional PLL) を使用した構成を適応することで、効率的に活用も可能です。
⇒ Appendix II 参照
※ 以下、 fPLL ( Fractional PLL ) を活用した例。 ※ Full ポートアサイン可