Agilex™ 7 FPGA & SoC FPGA-to-HPS Bridge からDDR4 へのアクセス事例 (SDRAM direct モード) 2024年08月30日 13:21 更新 説明 Agilex™ 7 FPGA & SoC の FPGA-to-HPS Bridge から SDRAM direct モードでアクセスした事例となります。 内容 デザイン構成 デザイン準備 実機測定 まとめ agilex_F2H_SDRAM_direct_r1.1.pdf 1 MB Download 関連記事 SoC FPGA の FPGA-to-SDRAM インターフェースの開通設定(U-Boot 2019.04) Agilex™ 7 SoC FPGA HPS EMIF の使用についての注意事項 EMIF Example Design の Read/Write を連続動作させる方法 インテル® FPGA 10シリーズの EMIF のピンアサイン方法について SoC FPGA ハードウェア・リファレンス・デザイン(GHRD)の入手&生成方法