Intel Agilex® 7 FPGA の DDR4 ランダム・アドレス・アクセス効率測定事例 2024年08月30日 13:21 更新 説明 Intel Agilex® 7 FPGA & SoC から DDR4 にランダム・アドレス・アクセスした事例となります。IP のオプション設定を変更し、実行効率の変化を確認しました。 内容 EMIF IP の効率向上オプション 実機テスト内容 実機テスト結果 まとめ agilex_EMIF_random_address_r1_1.pdf 700 KB Download 関連記事 Power On Reset Agilex™ 7 FPGA & SoC FPGA-to-HPS Bridge からDDR4 へのアクセス事例 (SDRAM direct モード)