1. はじめに
Stratix® 10 FPGA／Agilex™ 7 FPGA には SoC タイプのデバイスがありますが、SoC デバイスであっても必ず HPS を使用しなければならないというわけではありません。
SoC タイプの評価キットしか所持されていない場合や、都合により SoC デバイスを用いて設計を行わなければならない場合もあるかと思います。
この記事では HPS を使用せずに設計される際の方法を説明しています。
ポイント：
インテルの SoC FPGA（SoC タイプのデバイス）では、Arm プロセッサーおよび各種ペリフェラルを搭載したブロックを Hard Processor System（HPS）と呼びます。
2. HPS 未使用時の処理
この記事で紹介する HPS 未使用時の処理は、デザインとピンについてです。
それぞれについて以下に説明します。
2-1. デザイン
Platform Designer で HPS を含めないだけで問題ありません（図 1）。そのため特に HPS を意識せずに通常の FPGA 設計と同様の手順で問題ありません。
【図 1】HPS 未使用時の Platform Designer 例
ポイント：
HPS を含むデザインの場合、sof／jic にブートローダーを組み込む作業が必要になります。しかし SoC タイプのデバイスであっても、HPS 未使用時はブートローダーを組み込む必要はありません。
2-2. ピン
HPS 未使用時のピンの処理については下記資料をご覧ください。
【図 2】HPS 未使用時のピン処理
※ AN 802: Stratix® 10 SoC Device Design Guidelines から抜粋
ポイント：
Clock ピンは 48 本の HPS Dedicated IO に含まれています。そのため上記表記載の処理に従い、HPS 未使用時は HPS の Clock は未接続で問題ありません。
3. おわりに
この記事では Stratix® 10 FPGA／Agilex™ 7 FPGA で HPS 未使用時の処理についてデザインとピンの側面から説明しました。HPS 未使用時にこの記事がお役に立てれば幸いです。