Cyclone V Hard Processor System Technical Reference Manual
10.3.12.2.1. GIC Interrupt Map for the Cyclone V SoC HPS
GIC 番号 32 以降は、SPI(Sheard Periperal Interrupts)と呼ばれる CPU0 と CPU1 が共有するペリフェラルからの割り込みがマッピングされています。
GIC番号 0~31 は CPU0 と CPU1 が独立して持つ割り込み要因となります。
GIC番号(ID) 0~31 については、『Cortex-A9 MPCore Technical Reference Manual』の
「Interrupt Distributor interrupt sources」を参照ください。
以下のマッピングとなっています。(※ID16-26 には何もマッピングされません)
“ID0-15:Software Generated Interrupts (SGI) ... ソフトウェア割り込み
ID27:Global timer, PPI ........ グローバルタイマー割り込み(Cortex-A9 内蔵タイマー)
ID28:A legacy nFIQ pin, PPI ... nFIQ ピンへの割り込み入力(※未サポート)
ID29:Private timer, PPI ....... プライベートタイマー割り込み(Cortex-A9 内蔵タイマー)
ID30:Watchdog timers, PPI ..... ウォッチドックタイマー割り込み(Cortex-A9 内蔵タイマー)
ID31:A legacy nIRQ pin, PPI ... nIRQ ピンへの割り込み入力(※未サポート)”
本内容は、Arria® V SoC および Arria® 10 SoC についても同様となります。
--------------------
カテゴリ:SoC
ツール:SoC EDS
デバイス:Cyclone® V