Pin Connection Guidelines には フェライトビーズが要求される部分には入れることを推奨されています。PLL が未使用であっても入れておくことで将来変更があった場合に対処されておくことが推奨されています。
Altera® MAX® 10 FPGA Device Family Pin Connection Guidelines
https://docs.altera.com/max-10-fpga-device-family-pin-connection-guidelines
（Notes 5 や ferrite bead で検索してください）
フェライトビーズに関する資料としては下記を参照してください。
https://www.intel.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/an/an574_j.pdf
https://www.intel.co.jp/content/dam/altera-www/global/ja_JP/pdfs/literature/an/an583_j.pdf
--------------------
カテゴリ：仕様
ツール：-
デバイス：MAX® 10