はじめに
インテル® Arria® 10 FPGA の メモリ・コントローラ は ODT( On Die Terminartion) 機能を
サポートしており、メモリデバイスのODTを制御できます。
ODT の制御は FPGA に実装しているメモリ・コントローラ IP から出力する ODT 信号により行います。
一方、チップセレクト信号(信号名 : mem_cs)が2ビットの場合、mem_cs がアサートされているデバイスメモリに対して、ODT 信号(信号名 : mem_odt)がどのようにアサートするかを理解する必要があります。
この記事では、インテル® Arria® 10 FPGA が持っている柔軟な ODT 制御の具体的な設定手順を解説します。
チップセレクト信号と ODT 信号の具体的な設定手順
チップセレクト信号が 2 ビットの場合の ODT 信号の 2 ビットの動作は、メモリ・コントローラ IP の画面で設定ができます。
具体的な設定手順
具体的な手順は以下となります。
Arria 10 External Memory Interface を開きます。
"Mem I/O" のタブを開き、以下の手順で設定ができます。
①"Use Default ODT Assertion Tables”のチェックを外す
②ODTの抵抗値 (RZQ/X) を変更する
③ODT Assertion Table during Read Accesses / Write Accesses のテーブルで、ODT の on/off をプルダウンから設定する
※ ”Read Target" "Write Target" が アクティブ 状態メモリになります。
④意図した設定になっているか、Derived ODT Matrix for Read Accesses /Write Accesses で結果を確認する
図1：メモリ・コントローラ IP の設定画面
このように設定して頂いた後、インテル® Quartus® Prime 開発ソフトウェア にてコンパイルを実行して下さい。
まとめ
この記事では インテル® Arria® 10 FPGA で使用されるメモリ・コントローラ IP において、
チップセレクト信号と ODT 信号の関係を 図1 を用いて解説しました。
メモリ・コントローラ IP の設計にお役立て下さい。