可能ではありますが、いくつか制約があるため基本的には難しい状態です。
以下に制約がまとめられています。
FPGA SDK for OpenCL Pro Edition: Programming Guide
（11.1.4.1. Restrictions and Limitations in RTL Support for the... で検索）
この中に I/F が Avalon ST であることという制約があるのですが、用意されている IP はほとんどが Avalon MM のため実質仕様が難しい状態となります。
※資料抜粋
An RTL module must use a single input Avalon-ST interface.
That is, a single pair of ready and valid logic must control all the inputs.
他にも、入出力のデータ幅をカーネルに合わせることやライブラリー同士の接続ができないなどの制約もあるので、使用を検討する際はこれらの制約を十分注意してください。
※資料抜粋
RTL modules cannot connect to external I/O signals.
All input and output signals must come from an OpenCL kernel.
--------------------
カテゴリー：OpenCL™
ツール：FPGA SDK for OpenCL™
デバイス：-