ALTLVDS_RX IP を RTL レベル・シミュレーションすると、"lvds_rx_reg_setting" パラメータ部分でエラーが発生します。(VHDL/Verilog いずれも)

もし シミュレーターが ModelSim® の場合には、以下のエラーが発生します。
<Verilog HDL>
Error (suppressible): (vsim-10000) Unresolved defparam reference to 'lvds_rx_reg_setting' in ALTLVDS_RX_component.lvds_rx_reg_setting.

<VHDL>

• Error: (vsim-3733) No default binding for component instance 'ALTLVDS_RX_component'.
  The following component generic is not on the entity:
  lvds_rx_reg_setting

このエラーは、Quartus® Prime 19.1 以降で作成した ALTLVDS_RX IP で発生します。
回避策には、以下の方法があります。

<Verilog HDL>
　・ vsim 実行する際に、supress オプションを追加する。(※ ModelSim 限定のワークアラウンド)
　　例)
　　vsim -suppress 10000

　または

　・ ALTLVDS_RX IP で生成された .v において、"lvds_rx_reg_setting" パラメータを削除 (またはコメントアウト)し、使用する。
　　例)
　　// ALTLVDS_RX_component.lvds_rx_reg_setting = "ON",

<VHDL の場合>
　・ ALTLVDS_RX IP で生成された .vhd において、以下2か所の "lvds_rx_reg_setting" パラメータを削除 (またはコメントアウト)し、使用する。
　　例)
　　--lvds_rx_reg_setting : STRING;
　　と
　　--lvds_rx_reg_setting => "ON",

なお、この問題に対する長期的な是正処置はまだ得られておりません。
それまでは上記いずれかの方法で回避してください。

--------------------
カテゴリー：IP（その他） / シミュレーション
ツール：-
デバイス：-