パッケージ内配線遅延の情報は下記リンクの" Net Length Reports"より 各デバイスの Net Length Information をクリックしてダウンロードできます。
AN 958: Board Design Guidelines
また DQ/DQS ピン、Address/Command ピンのパッケージ内配線遅延の情報をレポートに表示する事も可能です。
例えば Arria® 10 にて設計している場合は、IPの Arria® 10 External Memory Interfaces にて、下記のオプションを Enable にする必要があります。
"Board Timing" タブ：
・FPGA DQ/DQS Package Skews Deskewed on Board
・FPGA Address/Command Package Skews Deskewed on Board
こちらを Enable にする事により、.pin ファイルの Package Delay という項目にパッケージ内配線遅延値がレポートされます。
--------------------
カテゴリ：外部メモリ・インタフェース
ツール：-
デバイス：-