評価ボードで検証した結果、下記の手順で FPGA 側の AS コンフィグレーション再実行が可能であることが確認できました。
HPS 側 FPGA Manager の下記レジスタを制御することでご対応可能です。
fpgamgrregs.ctrl レジスタ (Address: 0xFF706004)
Cyclone V HPS Register Address Map and Definitions - Register Address Map for Cyclone V HPS
＜手順＞
0. 予め MSEL は ASモードにしておきます
1. fpgamgrregs.ctrl レジスタの en ビット（bit0）を 0x1 に設定
これにより、FPGA Manager から nCONFIG の制御可能になります
2. fpgamgrregs.ctrl レジスタの nconfigpull ビット（bit2）を 0x1 に設定
これにより、nCONFIG が PULL DOWN され、FPGA 側 が Reset 状態に遷移
3. nconfigpull ビット を 0x0 に戻す
nCONFIG の PULL DOWN が解除され、FPGA 側が再コンフィグレーション、User Modeに遷移
※上記の手順で FPGA の再コンフィグレーションは可能ですが、再コンフィグレーションの最中には
HPS から FPGA 側へのアクセスが行えなくなる点で注意が必要です。
一旦、H2F、LWH2F のブリッジを無効化するなどの対応が必要になります。
--------------------
カテゴリ：SoC
ツール：SoC EDS
デバイス：Cyclone® V