Cyclone® V SoC の Hard Processor System (HPS) 側の割り込みコントローラ（GIC）について、 FPGA 側からの割り込み信号（FPGA_IRQ0～63）に対して割り込みセンスの極性を指定することは可能ですか？

FPGA_IRQx は、HPS 側のレジスタ設定による極性選択には対応していません。
Edge の場合は、立ち上がりエッジ（positive edge）、
Level の場合は、High レベルでの検知を前提に割り込み信号をご用意ください。

--------------------
カテゴリ：SoC
ツール：-
デバイス：Cyclone® V