EMIF Layout Guidelines にて Maximum Trace Length の記載がありますが、その長さはパッケージの内部配線長も含めますか？

パッケージの内部配線は含みません。
レイアウトガイドラインの値は FPGA とメモリ間のボール to ボールの距離を示し、Package deskew の On/Off によらずパッケージの内部配線長は含みません。

また、タイミングを満たしていれば必ずしもレイアウトガイドラインの規定を満たしていなくても問題ありません。
（なお、EMIF IP GUI の Board Skew Parameter の入力は、Package deskew が On の場合は内部配線長による遅延を加えて計算してください。）

（参考）External Memory Interfaces Arria 10 FPGA IP User Guide
https://docs.altera.com/r/docs/683106/current/package-deskew?tocId=rlPZa5eGC4rTKT2qfZ_iCw
(8.4.5. Package Deskew)

--------------------
カテゴリ：外部メモリ・インタフェース
ツール：-
デバイス：Arria® 10