Platform Designer に AXI / APB Translator Intel FPGA IP という IP がありますが、これは Avalon と AXI や APB を Platform Designer 上で接続する際に使用できますか？

いいえ、この IP はツールが内部バス生成時に自動挿入する IP のため、ユーザがマニュアルで使用することはできません。

（参考）Can I manually instantiate Qsys Translator IP in a Qsys system?
https://community.altera.com/kb/knowledge-base/can-i-manually-instantiate-qsys-translator-ip-in-a-qsys-system/341447

Platform Designer では下記のインタフェースをサポートしており Platform Designer 上で　メモリマップド・インタフェース間は直接接続（自動変換）が可能です。（Quartus Prime v18.1）
・AMBA 3 AXI (version 1.0)
・AMBA 4 AXI (version 2.0)
・AMBA 4 AXI-Lite (version 2.0)
・AMBA 4 AXI-Stream (version 1.0)
・AMBA 3 APB (version 1.0)
・Avalon

（参考）
Intel Quartus Prime Pro Edition User Guide: Platform Designer（Platform Designer Interconnect の項目）
https://www.intel.com/content/www/us/en/programmable/documentation/zcn1513987282935.html#mwh1409958828732

Intel Quartus Prime Standard Edition User Guide: Platform Designer（Designing with Avalon and AXI Interfaces の項目）
https://www.intel.com/content/www/us/en/programmable/documentation/jrw1529444674987.html#mwh1409959042128

--------------------
カテゴリ：Quartus® Prime (Platform Designer)
ツール：Quartus® Prime
デバイス：-