下記の点にご注意ください。
- 2つの EMIF IP はコピーせずに別々に Generate してください
ただし Platform Designer の場合は EMIF を2つ実装したものを Generate しても問題ありません
V シリーズ（Stratix® V、Arria® V、Cyclone® V）の場合は EMIF ごとに pin_assignment.tcl を実行する必要がありますが、EMIF をコピーすると pin_assignmnet.tcl が2つ生成されません
- 2つの EMIF IP の Board Skew 値を適切に設定してください
2つの EMIF で、FPGA のピン-メモリ間の距離は異なる場合がありますのでご確認ください
--------------------
カテゴリ：外部メモリ・インタフェース
ツール：Quartus® Prime
デバイス：-