Cyclone® V SoC の ハード・プロセッサー・システム (HPS) 側 SDRAM コントローラに対するキャリブレーション・レポートの確認方法を教えてください。 2024年10月29日 08:10 更新 以下のページをご参照ください。 HPS ブロックの EMIF Debug Report 設定/確認方法 --------------------カテゴリ：外部メモリー・インターフェイスツール：-デバイス：Cyclone® V 関連記事 Cyclone® V で PCI-Express (PCIe) Endpoint を使用しています。 Endpoint 側から再 Link Training を実施したいのですが、IP に対してどの様な Reset をかければ良いですか？ HPS ブロックの EMIF Debug Report 設定／確認方法