一般的な半導体は、シリコン(いわゆるダイ)に対してピンまでの配線(ワイヤーボンドやサブストレート)が接続されてパッケージングされています。
つまりダイとピンの間には配線がありますので、この影響でat Pin と at Die で波形に差が生じます。
具体的には IBIS モデル上では、その配線を
・L_pkg(インダクタンス)
・R_pkg(抵抗)
・C_pkg(キャパシタンス)
として定義されていますのでこの影響で差が生じます。
--------------------
カテゴリ：Mentor
ツール：HyperLynx®
デバイス：-