Arria® V FPGA は PCI-Express Lane Reversal 機能に対応しますか？また、Gen2 x2 構成には対応していますか？

Arria® V FPGA は Lane Reversal には対応しています。

（参考）Arria V Avalon Memory-Mapped (Avalon-MM) Interface for PCI Express Solutions User Guide
https://docs.altera.com/r/docs/683773/15.1/arria-v-avalon-memory-mapped-avalon-mm-interface-for-pci-express-solutions-user-guide/datasheet
（Physical Layer や Lane Initialization and Reversal の項目を参照）

また、Gen2 x2 については Avalon-ST ではサポートしていますが、Avalon-MM では未サポートです。
IP を x4 構成で生成し、ダウンリンクで x2 として使用することは可能です。

--------------------
カテゴリ：PCI-Express
ツール：Quartus® Development Software
デバイス：Arria® V FPGA