20nm プロセス以下の FPGA において、ALTERA_FP_FUNCTIONS のシミュレーション・モデルを Verilog 指定で Generate しても、下位モジュールが VHDL ファイルで生成されてしまいます。VCS ではシミュレーションできないでしょうか？

ALTERA_FP_FUNCTIONS IP (FP_FUNCTIONS Intel FPGA IP) の RTL レベルシミュレーションには、両言語対応のシミュレーターが必要となります。
そのため、VCS ではご利用いただけません。
VCS MX などの言語 Mixed シミュレーターのご利用をご検討ください。
あるいは、インテル PSG が無償で提供している ModelSim-Intel FPGA Starter Edition は両言語対応シミュレーターのため、こちらでの利用も可能です。

--------------------
カテゴリー：シミュレーション
ツール：Quartus® Prime
デバイス：Arria® 10 FPGA