DPA モードで使用する場合、対象 I/O のタイミング制約は不要です。
下記の資料をご参照ください。
(参考)LVDS SERDES FPGA IP User Guide: Arria 10 and Intel Cyclone 10 GX Devices
(I/O Timing Analysis の項目)
--------------------
カテゴリー:IP(その他)
ツール:Quartus® Prime
デバイス:Arria® 10 FPGA
DPA モードで使用する場合、対象 I/O のタイミング制約は不要です。
下記の資料をご参照ください。
(参考)LVDS SERDES FPGA IP User Guide: Arria 10 and Intel Cyclone 10 GX Devices
(I/O Timing Analysis の項目)
--------------------
カテゴリー:IP(その他)
ツール:Quartus® Prime
デバイス:Arria® 10 FPGA