なぜ Use shared PLL for receivers and transmitters オプションを有効にしても、ALTLVDS_RX と ALTLVDS_TX の PLL が共有化されないのですか？

ALTLVDS_RX と ALTLVDS_TX の入力クロック (rx_inclock/tx_inclock) を同じクロックソースにしてください。
各 PLL の内部カウンタのパラメータが同じでも、入力クロックが別々のソースでドライブされていると共有化されません。

この内容は、ユーザーマニュアルにも記載されています。
For PLL merging to happen, the input clocks and the settings on the outputs must beidentical.

LVDS SERDES Transmitter / ReceiverIP Cores User Guide
1.1.1. Resource Utilization and Performance

LVDS の PLL 共有化が成功すると、コンパイルレポートに以下のメッセージが表示されます。

ID:176132 Successfully merged PLL <name> and PLL <name>

--------------------
カテゴリー：IP（その他）
ツール：Quartus® Prime
デバイス：-