この「Quartus® はじめてガイド」シリーズは、インテル® Quartus® Prime / Quartus® II 開発ソフトウェアを初めてご利用になるユーザ向けの資料です。
FPGA / CPLD の開発フローについては、こちら を参照してください。
説明
この資料は、FPGA / CPLD 開発の『5. 制約の設定』フェーズで参考になります。
Quartus® Prime / Quartus® II 開発ソフトウェアにおいて、Pin Planner を用いて ターゲットの FPGA / CPLD のピンを設定する方法を紹介しています。
この資料は、Quartus® Prime / Quartus® II 開発ソフトウェアにおいてユーザ回路のピンを Pin Planner を用いて、ターゲット・デバイスのピン番号に割り当てる（アサインする）方法を紹介しています。また、ピンの I/O 規格の設定方法や未使用ユーザ I/O ピンの属性を個々のピンに設定する方法（個別設定）も案内しています。
その他、コンパイル・レポートの確認方法やピンのアサイン後に制約の適合性をチェックする機能など、ピン・アサインに関する情報を紹介しています。ピン・アサインを行う際にご参照ください。
資料
・ELS1411_Q1510_10__1.pdf：「Quartus Prime はじめてガイド - ピン・アサインの方法 ver.15.1」（ツール・バージョン：Ver.15.1 用ドキュメント）
・ELS1364_Q1400_20__1.pdf：「Quartus II はじめてガイド - ピン・アサインの方法 ver.14」（ツール・バージョン：Ver.14.0 用ドキュメント（Rev.2））