Agilex™ 7 SoC FPGA HPS EMIF の使用についての注意事項

説明

Agilex™ 7 SoC FPGA の Hard Processor System External Memory Interface (HPS EMIF) ピンの接続は、使用する I/O バンクが固定されているため、注意すべき制約があります。

本資料ではその注意すべき制約をまとめ、速やかに設計を行うことを目的としています。 

• 対象デバイス：Agilex™ 7 SoC FPGA
• 対象メモリー・ブロック：HPS EMIF ブロック

内容

1. HPS EMIF を使用するにあたって
2. HPS EMIF のメモリークロック出力
3. HPS EMIF の実装バンク
4. 未使用ピンに対する GPIO としての使用可否
5. DQ pin のレーンについて
6. addr/cmd 信号について

 

添付ファイル