説明
メモリ周りの接続はデバイスやプロトコルごとに異なる箇所があり紛らわしく間違いが多い部分です。
本資料は適切なメモリ周りの接続を示し、回路図確認の際の不明点を明確にすることを目的とします。
- 対象デバイス：Arria® V FPGA, Cyclone® V FPGA
- 対象メモリー・トポロジ：DDR3
内容
- はじめに
- 回路図確認の際の注意点
- フライバイ配線に対応しているデバイス
- Arria® V / Cyclone® V + DDR3 の回路図確認
- その他、注意点
Arria® V/Cyclone® V と DDR3 の回路図確認項目（Rev.1.0）